《数字电子技术》课程题库.doc

数字电子技术课程习题库一、填空题1二进制数的基数是（），二进制数的码元为（）和（），其进位关系是（）进一。2、BCD 码是用()位二进制数码来表示()位十进制数。3在计算机内部，只处理二进制数，二进制数的数码有（0 ）、（1 ）两个，写出从（00）B、依次加 1 的所有 2 位二进制数（）。4（B1）H = （）B =（）O =（）8421BCD=（）D（A6）H = （）B =（）O =（）D（ 3A ）16 =（）2 =（）10(127)10= ()2= ()8421BCD（1101）B = （）H =（）O =（）D=（）8421BCD（ 4A ）16 =（）2 =（）8=（）10=（）8421BCD5（317）O=（）H=（）B=（）D。6已知逻辑函数Y =，不变换逻辑表达式，用（2ABCD）个（与）门可以实现其逻辑功能；Y =+，不变换逻辑表达式，用（A + BC + D3）个（或）门可以实现其逻辑功能。7逻辑函数的表达方式有（）（、）、（）、（）。8三种基本逻辑关系是（）逻辑、（）逻辑和（）逻辑。完成“有0 出 0，全 1 出 1”的逻辑关系是（）。9请补充以下逻辑代数法则：A 1 = (A = (= () A +)AAAB = (=()A + B + C)ABC()AB +) A 0 = (A + 0 = (AB =()A A = ()10、5 个变量可构成()个最小项，全体最小项之和为()。11、4 个变量可构成()个最小项，全体最小项之和为()。12逻辑函数 F =AB + BC 的最小项之和表达式为（）。13、使函数Y = A 为 1 的 A、B、C 的值分别为（BC、）。14完成下列逻辑运算：1+ 0 +1=（0）；0 1 +1 0 +11=（）（0 +）（1+ 0 （0 +）=（01）=（）；110）15请写出下表中所示门电路符号对应的表达式及门电路名称。16、电路逻辑符号如下所示：（）若图（）和（）为集成门电路。欲将其做为非门使用，实现Y =功能，则1CMOSAab图（a）中引脚 B 的处理方法有（）；图（b）中引脚 B 的处理方法有（）；（2）图（c）所示逻辑门电路为（），其表达式为（）。(a)（b）（c）17已知逻辑函数Y =，不变换逻辑表达式，用（AB + CD）个（）门可以实现其逻辑功能。182004 个 1 异或起来得到的结果是（）。2014 个 1 同或起来得到的结果是（）。19三态门电路的输出有（）、（）、（）三种状态。20（）是构成组合逻辑电路的基本单元，（）是构成时序逻辑电路的基本单元。（）电路的输出状态不仅取决于当前的输入，还与电路原来的状态有关，即具有记忆功能。21写出下列触发器的特性方程：D 触发器（）；JK 触发器（）；T 触发器（）；基本 RS 触发器（）；22、RS 触发器具有()、()和()逻辑功能；D 触发器具有()和()逻辑功能；JK 触发器具有()、()、()和()等逻辑功能；T 触发器具有()和()等逻辑功能。23（）是构成组合逻辑电路的基本单元，（）是构成时序逻辑电路的基本单元。24、常用的半导体数码管有两种接法：共（）接法和共（）接法。25一个 JK 触发器有()个稳态，它可存储()二进制数。263 位二进制加法计数器最多能累计()个脉冲。若要记录 6 个脉冲需要( )个触发器。27、3 位二进制加法计数器最多能累计（）个脉冲；若要记录 20 个脉冲，至少需要（）个触发器。28、施密特触发器有（）个稳态，单稳态触发器有（）个稳态，多谐振荡器有（）个稳态。其中，不需要外接输入信号，加上直流电源就能自动产生矩形脉冲的电路是（）。29、555 定时器正常工作时，4 脚（）必须接（R）电平。30若对 36 个字符数进行编码，至少需要（）位二进制数。31（）是构成组合逻辑电路的基本单元，（）是构成时序逻辑电路的基本单元。（）电路的输出状态不仅取决于当前的输入，还与电路原来的状态有关，即具有记忆功能。32、4 位二进制加法计数器最多能累计（）个脉冲；若要记录 17 个脉冲，至少需要（）个触发器。33边沿触发器分为() 沿触发和()沿触发两种。当 CP 从 1 到 0 跳变时触发器输出状态发生改变的是()沿触发型触发器；当 CP 从 0 到 1 跳变时触发器输出状态发生改变的是()沿触发型触发器。343 位二进制加法计数器最多能累计()个脉冲。若要记录 12个脉冲需要()个触发器。35一个 JK 触发器有()个稳态，它可存储()二进制数。362 位二进制加法计数器最多能累计()个脉冲。若要记录 6 个脉冲需要( )个触发器。37555 定时器电路是一种中规模集成定时器，外接一些阻容元件就可构成各种不同用途的脉冲电路。其中()有一个稳定状态和一个暂稳态，()有两个稳定状态、有两个不同的触发电平、具有回差特性，()没有稳定状态，只有两个暂稳态。38555 定时器电路是一种中规模集成定时器，外接一些阻容元件就可构成各种不同用途的脉冲电路，如()、()和()。39、555 集成定时器有（）个触发输入端，（）个输出端，当输出端为低电平时，说明高电平触发端电位（）于2V ，低电平触发端电位（）于1V。3 DD3 DD40用 555 定时器可以构成（）、（）和（）。41施密特触发器可用于将三角波、正弦波及其他不规则信号变换成（）。42在计算机内部，只处理二进制数，二进制数的数码有（ ）、（ ）两个，写出从（000）B、依次加 1 的所有 3 位二进制数（）。43数字电子电路通常分为（）和（）两大类，含有触发器的数字电路属于（）。44常用逻辑门电路的真值表如右图所示，则 F1、F2、F3 分别属于何种常用逻辑门。则 F1 （）、F2（）、F3（）。45触发器有（）个稳态，存储 8位二进制信息需要（）个触发器。46对于 JK 触发器的两个输入端，当输入信号相反构成时（）触发器，当输入信号相同构成时（）触发器。47如果某计数器中触发器的状态是同时翻转的，这种计数器称为（）计数器，48。n 进制计数器中的 n 表示计数器的（），最大计数值是（）。49施密特触发器可用于将三角波、正弦波及其他不规则信号变换成（）。50555 定时器电路是一种中规模集成定时器，外接一些阻容元件就可构成各种不同用途的脉冲电路。其中()有一个稳定状态和一个暂稳态，()有两个稳定状态、有两个不同的触发电平、具有回差特性，()没有稳定状态，只有两个暂稳态。二、判断题1在时间和幅值上都不连续的信号是数字信号，语音信号是数字信号。（）2二进制数整数的最低位后加一个 0，则加 0 后的二进制数是原数的2n 倍。（）3在数字电路中，用“1”和“0”表示两种状态，二者无大小之分。（）4因为逻辑表达式 AB + C = AB + D 成立，所以C = D 成立。（）5一个 n 位的二进制数，其最高位的权是 2n -1。（）6在数字电路中，逻辑“1”只表示高电平，逻辑“0”只表示低电平。（）7.8421BCD、2421BCD、5421BCD 码中不全是属有权码。（）8.BCD 码即 8421 码。（）9.在数字电路中，逻辑值 1 只表示高电平，0 只表示低电平。（）10逻辑变量的取值，1 比 0 大。（）11.因为 A(A+B)=A，所以 A+B=1（）12.逻辑 0 只表示 0 V 电位，逻辑 1 只表示 +5V 电位。()13因为 A + AB = A ，所以 AB = 0 。（）14若两个函数具有不同的逻辑卡诺图，则两个逻辑函数必然不相等。（）15一个逻辑函数的真值表只有唯一的表示方式。（）16若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（）17一个逻辑函数的最小项之和表达式及真值表都只有唯一的表示方式。（）18若两个函数具有不同的逻辑表达式，则两个逻辑函数必然不相等。（）19若两个函数具有不同的逻辑表达式，则两个逻辑函数必然不相等。（）20异或函数和同或函数在逻辑上互为反函数。（）21三态门的三种状态分别为：高电平、低电平、低组态。（）22. 把与门的所有输入端连接在一起，把或门的所有输入端也连接在一起，所得到的两个门电路的输入、输出关系是一样的。（）23. 高、低电平是一个相对的概念，它和某点的电位不是一回事。()24编码器是一种能将具有特定意义的信号编成二进制代码输出的组合逻辑电路。（）25优先编码器的编码信号是相互排斥的，不允许多个编码信号同时输入。（）26二进制译码器相当于是一个最小项发生器，便于实现时序逻辑电路。（）27.对于任何一个确定的逻辑函数，其函数表达式和逻辑图的形式是唯一的。（）28.与非门的输入端加有低电平时，其输出端恒为高电平。（）29.优先编码器能对同时输入的两个或两个以上的信号按优先级别进行编码。()30当 TTL 与非门的输入端悬空时相当于输入为逻辑 1。（）31D 触发器的特性方程为 Qn+1=D，与 Qn 无关，所以它没有记忆功能。（）32一个逻辑函数的最小项之和表达式及真值表都只有唯一的表示方式。（ ）33通常将触发器“Q = 1, Q = 0 ”的状态称为触发器的“1”态。（ ）34译码器是一种能将具有特定意义的信号编成二进制代码输出的组合逻辑电路。（ ）35D 触发器的特性方程为 Qn+1=D，与 Qn 无关，所以它没有记忆功能。（ ）36组合逻辑电路任一时刻的输出不仅与该时刻输入有关，还取决于该时刻以前的状态。（ ）37通常将触发器“= 1，Q = 0 ”的状态称为触发器的“1”态。（Q）38D 触发器的特性方程为 Qn+1=D，与 Qn 无关，所以它没有记忆功能。（）39时序电路任一时刻的输出不仅与该时刻输入有关，还取决于该时刻以前的状态。（）40对边沿 JK 触发器，在 CP 为高电平期间，当 J=K=1 时，状态会翻转一次。 （）41全加器就是两个半加器的组合。（）42对边沿 JK 触发器，在 CP 上升沿或者下降沿的时刻，当 J=K=1 时，状态会翻转一次。（）43组合电路不含有记忆功能的器件。（）44时序电路不含有记忆功能的器件。（）45同步时序电路由组合逻辑电路和存储器两部分组成。（）46. 各种触发器之间不能相互转换。