大小球分类系统.doc

安康学院学年论文（设计） 安康学院学年论文设计题 目 数字显示电子钟 学生姓名 张文龙 学号 2009222440 所在院(系) 安康学院电子与信息工程系 专业班级 电子信息工程专业09级02班 指导教师 王磊 2011年 9 月 1 日电子与信息工程系学年论文（设计）开题报告姓名张文龙专 业电子信息工程班级09级02班指导老师王磊题目数字显示电子钟1本课题的基本内容设计一个能显示分、时并有闹钟的数字电子钟逻辑电路，要求：1.由石英多谐振荡器和分频器产生1/60HZ标准脉冲。2.计时电路为“分电路”和“时电路”，“脑中电路”只设计“时电路”。3“分电路”为0059的六十进制计数、译码、显示电路。4.“时电路”为00-23的二十四进制计数、译码、显示电路。5. 时时间和闹铃时间均可校正，校正时钟为单次脉冲。2本课题的重点和难点数字电子钟有秒信号发生器、“时“分“秒”计数器、译码器、及显示器、校时电路、整点报时电路等组成。秒信号发生器由石英晶体振荡器分频后得到的。秒计数到六十后，对“分计数器”送入一个脉冲，进行分计数，分计数到六十后，对“秒计数其”送入一个脉冲，“时计数器“是一个24进制的计数器，实现对一天24小时计数。电子钟的显示有计数器、译码器、经数码管实现。校时电路分为秒校时、分校时和时校时，分别有开关控制。3主要参考文献1杨志忠. 电子技术课程设计. 北京：机械工程出版社，2008年2杨志忠, 卫桦林. 数字电子技术基础. 北京：北京高等教育出版社，2009年；指导教师意见指导教师： 2011年 月 日数字显示电子钟 （作者：张文龙）（安康学院电子与信息工程系电子信息工程专业09级，陕西 安康 725000）指导教师：王磊【摘要】数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器，校时电路、报时电路和振荡器组成。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。最后通过mutisim 软件实现整机运行电路。【关键词】 计数器数字电子钟 秒表发生器 计时器 显示电路 译码器The design of the digital electric clockAuthor: zhangwenlongGrade 3, Class 2, Major Electron and information engineering，Electron and information engineering Dept，Ankang University，Ankang 725000，Shanxi）Directed by wangleiAbstract：A digital clock circuit mainly by decoding displays, time, and points, seconds counter, reset circuit, strike the circuit and oscillator is composed. Decode display circuit will , and points , SEC. the output state to counter seven section shows decoder, through the seven decoding LED display shows out for seven. Finally through the mutisim software to realize the machine running circuits.Key words：Speech Evaluation; Embedded System; Optimized Technique; Speech Recognition; Porting Technique0 引言此次设计数字电子钟就是为了了解数字钟的原理从而学会制作数字钟，而通过数字钟的制作进一步的了解各种在制作中得中小规模集成电路的作用及使用方法，且由个于数字钟包括组合逻辑电路和时序逻辑电路。通过它可以进一步学习和掌握各种组合逻辑电路和时序逻辑电路的使用方法。1电路原理及硬件设计图1 数字电子钟总体方框图其工作原理为：数字电子钟有秒信号发生器、“时“分“秒”计数器、译码器、及显示器、校时电路、整点报时电路等组成。秒信号发生器由石英晶体振荡器分频后得到的。秒计数到六十后，对“分计数器”送入一个脉冲，进行分计数，分计数到六十后，对“秒计数其”送入一个脉冲，“时计数器“是一个24进制的计数器，实现对一天24小时计数。电子钟的显示有计数器、译码器、经数码管实现。校时电路分为秒校时、分校时和时校时，分别有开关控制。2秒信号发生器电路秒信号发生器是数字电子钟的核心部分，他的精度和稳定度决定了数字钟的质量，这里采用了信号发生器来代替晶体振荡器分频电路1。图2所示为秒信号发生电路。图2 秒信号发生器电路3 秒、分、时计时器秒、分计数器为六十进制计数器， 小时计数器为二十四进制计数器。实现这两种模数的计数器采用中规模集成计数器4518. 4518有清零端，所以通过“反馈清零”法可以很容易的实现任意进制计数器1。计数器再经过译码器就可以在数码管上显示时间。下面介绍这两种计数器的构成。六十进制的分、秒计数器是由一片双十进制计数器4518构成的，他们的电路结构是相同的，4518的计数输入可以用CP输入的上升沿触发，也可以用EN输入的下降沿触发。这里采用的是4518（1）用CP上升沿触发，4518（2）用下降沿触发，当清零端为低电平时，计数器对输入脉冲进行计数。一片4518组成秒计数器的个位和十位数。当个位输入第十个脉冲时，向十位产生进位脉冲，Q3输出负跃变。因此，应将Q3段接到十位计数器的EN端，对于六十进制的秒计数器，当输入第六十个脉冲的上升沿到来时，向分计数器进位，同时秒脉冲计数器清零，重新开始计数，连接方法如图所示。因此，第六十个脉冲上升沿到来时，个位计数器的状态为“Q3Q2Q1Q0=0000”,十位计数器的状态为“Q3Q2Q1Q0=0110”,这时，十位Q2Q1相与后的信号同时送到个位和十位计数器的清零端CR，使计数器清零，并向分计数器进位，S为清零控制开关，当S接+5V时，或门输出1，计数器清零，当S接低电平时，计数器则处于工作状态。秒计数器电路如图3所示。图3 秒计数器电路分计数器的电路和秒计数器的电路是相同的，这里不再重复。二十四进制计数器的实现是当个位计数状态为“Q3Q2Q1Q0=0100”,十位计数器状态为“Q3Q2Q1Q0=0010”,要求计数器归零。通过吧个位Q2、十位Q1想与后的信号送到个位、十位计数器的清零端，式计数器清零并重新开始计数，从而构成二十四进制计数器。时计数器电路如图4所示。U31A4518BD_5V1A31B41C51D6EN12MR17CP11U1A4518BD_5V1A31B41C51D6EN12MR17CP11U8A74LS00NU11A74LS32DVDD5VGND1GNDGND52J10.5 sec 1 sec 6GNDVDD? H34图4 时计数器电路4 校准电路校准电路如图5所示。S1、S2、S3分别为秒、分、时的校准控制开关，初始状态时S3断开，S2、S1闭合秒脉冲进入到秒计数器中，计数器正常工作。当需要对秒进行校准时，闭合S3开关，则秒脉冲无法进入到秒计数器中。直到时间为秒计数器显示的时间，再断开S1开关；需要对分进行校准时，断开S2开关，秒进位无法进入分计数器，秒脉冲进入到分计数器中，则分计数器快速计数，直到分计数器显示的时间为正确的时间，再闭合S2开关，对时进行校准和对分进行校准的方法相同1。U6A74LS00NU6B74LS00NU6C74LS00NU7A74LS04DR3100kJ1Key = SpaceU8A74LS00NU8B74LS00NU8C74LS00NU9A74LS04DU24C74LS00NR4100kJ2Key = SpaceR11J3Key = SpaceVCC5V0VCC14151312111098716123图5 校准电路5 整机电路数字钟整机电路如图所示。时分秒的轻灵开关是一个开关，在画安装切线图时，注意这一点。整机电路如图6所示。图6 整机电路图6整机电路图6实验分析1.用示波器观察晶体振荡器分频后获得的秒脉冲信号；2.计数器的清零控制接高电平，看数码管显示是否为零；3.计数器的清零端接低电平，打开校准电路的开关S1,S2,S3, 看数码管显示的数字书否都是对秒脉冲进行计数；4.计数器的清零端接地，断开校准电路和计数器的连接，把脉冲直接加到秒计数器的输入端，看秒和分计数器是否为60进制计数，式计数器是否为24进制计数；5.电路重新练好，计数器清零端接地调试整个电路，直到时钟能够校准计时、校准；7结语通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的基本原理与设计理念，要设计一个电路总要先用仿真仿真成功之后才实际接线的。特别是在一些仿真电路中，要连接好整个电路，最好分模块进行并一块一块测试，最后拼接。否则，如果电路有问题，没有达到预计的效果，这时要检查电路问题就相当困难。参考文献1杨志忠.