原理图和PCB的设计规范.doc

一.PCB设计规范1、元器件封装设计元件封装的选用应与元件实物外形轮廓，引脚间距，通孔直径等相符合。元件外框丝印统一标准。插装元件管脚与通孔公差相配合（通孔直径大于元件管脚直径8-20mil），考虑公差可适当增加。建立元件封装时应将孔径单位换算为英制（mil），并使孔径满足序列化要求。插装元件的孔径形成序列化，40mil以上按5mil递加，即40mil,45mil,50mil，40mil以下按4mil递减，即36mil,32mil,28mil。2、PCB外形要求 1）PCB板边角需设计成(R=1.0-2.0MM)的圆角。2）金手指的设计要求，除了插入边按要求设计成倒角以外，插板两侧边也应设计成（1-1.5）X45度的倒角或(R1-1.5)的圆角，以利于插入。1. 布局布局是PCB设计中很关键的环节，布局的好坏会直接影响到产品的布通率，性能的好坏，设计的时间以及产品的外观。在布局阶段，要求项目组相关人员要紧密配合，仔细斟酌，积极沟通协调，找到最佳方案。 器件转入PCB后一般都集中在原点处，为布局方便，按合适的间距先把所有的元器件散开。 2）综合考虑PCB的性能和加工效率选择合适的贴装工艺。贴装工艺的优先顺序为： 元件面单面贴装元件面贴插混装（元件面插装，焊接面贴装一次波峰成形）； 元件面双面贴装元件面插贴混装焊接面贴装。1. 布局应遵循的基本原则1. 遵照“先固后移，先大后小，先难后易”的布局原则，即有固定位置，重要的单元电路，核心元器件应当优先布局。2. 布局中应该参考原理图，根据重要（关键）信号流向安排主要元器件的布局。3. 布局应尽量满足以下要求：总的连线尽可能短，关键信号线最短，过孔尽可能少；高电压，大电流信号与低电压，小电流弱信号完全分开；模拟与数字信号分开。4. 在满足电器性能的前提下按照均匀分布，重心平衡，美观整齐的标准优化布局。5. 如有特殊布局要求，应和相关部门沟通后确定。2. 布局应满足的生产工艺和装配要求为满足生产工艺要求，提高生产效率和产品的可测试性，保持良好的可维护性，在布局时应尽量满足以下要求： 元器件安全间距（如果器件的焊盘超出器件外框，则间距指的是焊盘之间的间距）。1. 小的分立器件之间的间距一般为0.5mm，最小为0.3mm，相邻器件的高度相差较大时，应尽可能加大间距到0.5mm以上。如和IC（BGA），连接器，接插件，钽电容之间等。2. IC、连接器、接插件和周围器件的间距最好保持在1.0mm以上，最少为0.5mm，并注意限高区和禁止摆放区的器件布局。3. 安装孔的禁布区内无元器件。如下表所示安装孔（mm）禁布区（mm）2.57.13.07.6 3.58.6 4.510.65.512 4. 高压部分，金属壳体器件和金属件的布局应在空间上保证与其它器件的距离满足安规要求。 如果元器件离板边的距离小于5mm，在拼板时要考虑在走板方向（一般为长边）留5mm以上的工艺边。 板上器件分布均匀，方向尽量统一。元器件的长轴应与工艺边方向（即板传送方向）垂直，这样可以防止在焊接过程中出现元器件在板上漂移或“立碑”的现象。有极性的元器件方向尽量统一并有明显标示，同一板上最多只允许两种朝向，便于生产和检验。 以手工焊器件的焊盘为中心，半径5mm范围，方向90度的区域内，不能有高于2mm的器件。因为焊接时烙铁头和PCB之间要成一夹角。如果周边器件太高，对操作影响较大，容易引起虚焊。 贴片IC与PCB板上的设计受力点（如螺丝孔）的距离至少在3mm以上，以免PCB受力时损害IC，造成假焊。6、 具体电路器件布局要求1) 发热元件一般要均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件要远离发热量大的器件。2) 电感或磁珠不能并行靠在一起，这样将形成一个空芯变压器，相互感应产生干扰信号。它们之间的距离至少要大于其中一个器件的高度，或采取直角排列以将其互感减到最小。3) 去藕电容的布局要尽量靠近IC的电源管脚，并使电容与电源和地之间形成的回路最短。4) 分压电路、差分电路等尽量采用对称式布局，相同电源的电路器件尽量摆放在一起。晶振必须放在离芯片最近的地方，但不要放在靠近板边的地方。1. 过孔与安装孔1) 标准过孔尺寸内径(mil)外径(mil)122516302035244032502) 标准安装孔尺寸螺钉规格安装孔(mm)M22.40.1M2.52.90.1M33.40.1M44.40.1M55.40.18、布线与优化布线和优化是PCB设计中最为重要，也是工作量最大的环节。因为现有的软件智能化程度低，加上产品本身的特点，很难通过制定布线文件进行自动布线，全靠人工去控制和完成。布线时，要尽可能考虑到各种信号的电气性能要求，合理安排信号流向和层面分布。在满足LAYOUT GUIDELINE的前提下，走线最短、过孔最少、保证信号的完整性与阻抗要求，减少ESD和EMI。 布线优先顺序 关键信号优先：高速信号，时钟信号等关键信号优先布线。 密度优先原则：从单板上连接关系最复杂的器件着手布线，从单板上密度最密集的区域开始布线。 注意布线方法和顺序的正确选择使用：关键信号如果不优先处理，不但会影响板的基本性能，而且会极大地增加后续的修改工作量。 尽量为时钟、高频、高速、敏感信号提供专门的布线层和参考层，保证其最小信号回路面积，必要时采取加宽、屏蔽、加大安全间距等方法保证信号质量。 应遵循的布线优化规则2、 地线（信号)回路规则：也即环路最小原则，要求信号线及其回路构成的环面积要尽可能小。环面积越小，对外的辐射就越少，接收外界的干扰也越小。针对这一规则： 在地平面分割时，要考虑地平面与重要信号走线的分布，防止由于地平面开槽带来的增大回路的问题。通常在模拟和数字地之间留一单点接地桥接区域作为信号的回路，或采用A/D器件，必须完全分割时要在信号两侧包地提供回路。 在双层板设计中，在为电源留下足够空间的情况下，留下的部分都用参考地填充，并采用足够数量的通孔将两面地有效地连接起来。3、 串扰控制：串扰是指PCB板上不同网络之间由于较长的平行布线而引起的相互干扰。串扰主要是由于平行线间的分布电容和分布电感的作用引起，一般采取的措施有：i) 加大平行布线间的间距，遵循3W原则。ii) 在平行线间插入接地的隔离线。iii) 减少平行线的长度，相邻层平行线正交布线。4、 走线的方向控制规则：相邻层的信号的走线方向要采用正交方式，避免将不同的信号在相邻的层面走成同一方向，甚至完全重叠，以减少不必要的层间串扰。当由于板结构限制难免出现这种情况，特别是信号速度较高时，应考虑用地平面隔离各布线层，用地隔离各信号线。5、 走线的开环检查规则：一般不允许出现一端浮空的布线（Dangling Line），主要是为了避免产生“天线效应”，减少不必要的辐射干扰和接收，否则可能带来不可预测的结果。6、 走线闭环检查规则：防止信号在不同的层间形成自环（闭环），在多层板设计中容易发生此类问题，自环将引起辐射干扰。7、 走线的分枝长度控制规则：尽量控制分枝（从某管脚出来朝不同的方向走）的长度，一般的要求是Tdelay=Trise/20。8、 走线的谐振规则：主要针对高频设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。9、 走线长度控制规则：即短线规则，在设计时应使布线长度尽可能短，以减少由于走线过长带来的干扰问题。特别是一些重要的信号线如时钟、射频等，务必将其振荡器放在离器件最近的地方。对驱动多个器件的情况，应根据具体情况决定采取何种网络拓朴结构。10、 倒角规则：PCB设计中信号走线应避免产生锐角和直角，以免产生不必要的辐射，同时工艺性也不好，容易产生过蚀。射频和时钟在不能走直线的情况下尽量走成圆弧。11、 器件去藕规则1、 在PCB板上增加必要的去藕电容，滤除电源上的干扰和噪声，使电源信号稳定。2、 去藕电容靠近器件的电源管脚放置，特别是在双面板中，使电源先经过电容滤波再供给器件使用，同时还要充分考虑由于器件产生的电源噪声对下游器件的影响。一般来说，采用总线结构设计比较好。3、 在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。在高速电路设计中，能否正确地使用去藕电容，关系到整个单板的稳定性。12、 布线分区/分层规则同样性质的信号尽量压缩，不同性质的信号之间用GND+VIA隔开。重要的关键信号按类型分层布置，缩短布线长度，以地隔离，减少相互干扰。13、 高频与低频、大功率与小功率、数字与模拟、高速与低速，在条件允许时尽量分层布置，以地隔离。14、 孤立铜区控制规则：孤立铜区的出现，会带来一些不可预知的问题，因此将孤立铜区与相应的信号相连，有助于改善信号质量。通常将孤立铜区与地相连或删除。在实际的制作中，PCB厂家会在板的空置部分加一些铜箔，这主要是为了方便PCB加工，同时增加PCB的刚性，减少PCB的在高温下的翘曲。15、 电源层和地层的完整性规则：对于导通孔密集的区域，要注意避免导通孔在电源和地层的挖空区域相互隐形连接，形成对平面层的实际分割，从而破坏平面层的完整性，进而导致信号在地层的回路面积增大16、 电源和地平面层分割和重叠控制规则：1. 由于同一平面层可能要分布不同的电源和地，需要对平面层按电气要求进行分割，其分割宽度要考虑不同电源之间的电位差：电位差大于12V时，分割宽度为50MIL；反之，可选2530MIL.2. 平面分割要考虑高速信号回流路径的完整性。当回流路径遭到破坏时，要采取其他方式予以补偿。3. 不同层的电源层在空间上要避免互相重叠，主要是为了减少不同电源时间的干扰，特别是一些电压相差很大的电源之间，难以避免时要考虑中间隔地层。 17、 3W规则：为了减少线间串扰，应保证线间距足够大。当线中心距不少于3倍线宽时，则可以保证70%的电场不相互干扰，称为“3W规则”。如果要达到98%的电场不相互干扰，可使用10W规则。 18、 20H规则：由于电源层和地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，称为“边缘效应”。解决的办法是：将电源层内缩，使得电场只在接地层的范围内传导，以一个H（电源和地层之间的介质厚度）为单位，如果内缩20H则可以将70%的电场限制在接地层边缘内，内缩100H则可以限制98%的电场。 t) 其他电路 模拟信号和数字信号分开，避免穿过对方区域。必须穿过时要用一到两层地在空间上隔离，模拟地采用单点接地方式和主地相连，或用磁珠，变压器，光电器件等隔离，以保证模拟地的相对干净。模拟电路的信号线适当走宽些，以提高抗干扰能力。 数据和地址总线从BB到FLASH再到其他的总线设备，要根据具体情况采取合适的走线拓朴结构，做到信号短、过孔少，尽量做等长控制。相邻层走线采取正交方式，减少层间串扰。 RESET信号离地和其他信号线的水平距离在0.3mm以上；CLOCK信号要包地处理，在相邻层的对应区域最好不要有电源、音频等敏感信号。 晶振和中振底下避免走线，特别是高速和高频信号，特殊情况下要走线时需在空间上隔离两层地以上。 贴片器件的焊盘中间或切面不能有通孔，以免贴装时透锡，造成假焊或虚焊，甚至引起背面相应区域的短路。 电源、RESET、CLOCK等敏感信号尽量走在板的内层，离板边尽量远，以减少辐射和干扰。同一网络的过孔，不能外环相互重叠，最多只能相切。 为防止灌铜（FLOOD）后出现尖锐的过度，提高ESD性能，铺铜的外框线要宽一些，建议在0.2mm以上。 器件管脚到相应ESD器件的走线要宽一些，保证在0.25mm以上或与器件管脚等宽。走线越短越好，先连到ESD器件，避免打过孔。 为保证电气绝缘性，散热器，金属壳器件下方应无走线与铜箔。 安装孔的禁布区内无走线。（如表所示） 光耦下方无走线与铜箔。4) 线宽和线间距设置和信号属性线宽和线间距的设置主要从以下因素去考虑：i) 板的密度：板的密度越高，倾向于采用更小的线宽和间距。ii) 信号的电流强度：当信号的平均电流或峰值电流较大时，应考虑布线宽度所能承载的电流。可靠性要求：可靠性要求高时，倾向于采用更大的线宽和间距。iii) 设置重要关键信号网络的最小线宽、线距和走线方式。数据线，信号线的线宽需大于6mil，光耦输入信号线需大于15mil，输出信号线需大于20mil。线间距需大于6mil，电源线，地线越宽越好。iv) 设置重要信号的等长控制，比如高速数据和地址信号为阻抗和时序匹配而需要的等长控制，一般误差最大不超过500MIL。5) EMI和ESD措施EMC和EMI问题一直都是PCB设计的难点，随着IC集成度的提高，系统的复杂化，精密器件的采用，系统的辐射源和抗干扰能力成反比地变化，也使ESD问题成为电子消费品的头号隐形杀手。由于目前板级仿真系统欠缺，这些问题只能通过经验和完善的测试去解决。这部分问题前面已陆续提到，因为其影响的严重性，这里特地单独列出来，仅供参考。希望相关部门一起努力去健全和完善。1. EMC和EMI措施：EMC是指电磁兼容性。EMI是指电磁干扰，其发生主体为干扰源、被干扰体、干扰路径，干扰一般通过传导（金属路径）和辐射（非金属路径）发生。抑制EMI的方法就是消除干扰源，切断干扰路径，增强被干扰体的EMS（电磁干扰免疫力）。具体措施有接地、屏蔽和滤波。1. 尽量把高速信号线、时钟线、电源线等易产生辐射和干扰的线，走在板中间层，用GND平面隔开和保护，离板边尽量远。2. 高速和高频信号在传输时会产生集肤效应，对外的辐射和干扰比较大，适当加宽走线间距，相邻层信号正交走线，有可以有效地降低信号串扰。3. 电源去耦电容必须尽量靠近相应的器件，数量和频宽足够。走线要先到电容，来保证去耦的有效性；4. 尽量选择符合EMC性能要求的器件，使器件能与系统良好匹配，符合参考设计要求。如接口带金属屏蔽罩和簧片。5. 保证重要信号有完整的参考平面，使信号回流面积最少，维护信号的完整性，减少辐射和干扰。2. ESD措施：板级PCB设计的ESD防护措施主要是接地、屏蔽、隔离、保护电路（TVS二极管阵列、压敏电阻）和旁路ESD放电电流。 元器件离板边保持一定的距离，特别是敏感器件，离的越远越好。有条件时采取接地金属罩屏蔽。 敏感信号线（RESET，CLOCK，电源等）走板内层，不要太靠近板边，并包地和其他信号隔离。RESET信号离地的水平距离大于0.3mm。 PCB四周两表层保留一圈露铜的地线（ESD RING），宽度1.5mm3mm，有空间限制的地方可以窄一些，通过足够的过孔牢固地连接到系统主地。 ESD器件接地良好，直接（通过VIA）连接到地平面，受保护的信号线保证先通过到ESD器件，路径尽量短。 电源线尽可能宽，并有大电容去藕和稳定电压。所有信号走线尽可能短。RESET、RTC、CLOCK信号要采取静电保护设计和措施。9、 丝印标注丝印标注要清晰整齐、易于辨认，文字大小按统一规定。1. 元器件序号要摆放整齐、方向统一。所有元器件都应有对应的丝印标号，丝印字符尽量遵循从左至右、从下往上的原则，对于电解电容、二极管等极性的器件在每个功能单元内尽量保持方向一致。器件位号不应被安装后器件所遮挡；丝印不能压在导通孔、焊盘上，以免开阻焊窗时造成部分丝印丢失，影响辨别。丝印文字尺寸: 5.5*55mil；6*60mil。 2) 在明显的位置标明PCB板的型号和版本号，采用白字丝印在板上，位置不够时，型号和版本号可以分两行，但最好在同一个地方，不要采用金属字标注。丝印文字尺寸:15*150mil，特殊除外。10、检查（Check List） 布线完成后，在原理和结构设计完全正确合理的情况下进行以下各项检查，确保PCB设计最大程度地满足产品性能、成本和加工方面的要求。 检查的依据是：完全正确的原理图、结构图、电路和结构设计要求、PCB设计规范、以及相关部门提出的特殊需求。No.检查项目检查结果（合格与否）检查责任人备注1原理图设计是否正确是；否原理工程师2结构设计是否合理是；否结构工程师3PCB外形，有结构装配要求的器件位置是否和结构图一致？如USB、DB头、显示屏连接器等。是；否PCB工程师结构工程师4PCB网络表和原理图是否完全符合是；否PCB工程师5所有器件的封装是否正确是；否PCB工程师6器件之间的间距、离板边的距离是否符合生产工艺要求？需要插拔的器件插拔是否方便？是；否PCB工程师7布线安全间距检查是否正确？是；否PCB工程师8网络完全连通检查是否正确？是；否PCB工程师9元器件位号丝印是否摆放整齐及错位，板名丝印是否正确是；否PCB工程师10ESD和EMI器件摆放是否符合要求？是；否PCB工程师二.PCB走线宽度与电流承受强度的关系对照表No.走线宽度PCB电流承受强度铜箔厚度=35UM时铜箔厚度=50UM时铜箔厚度=70UM时010.15mm0.20A0.50A0.70A020.20mm0.55A0.70A0.90A030.30mm0.80A1.10A1.30A040.40mm1.10A1.35A1.70A050.50mm1.35A1.70A2.00A060.60mm1.60A1.90A2.30A070.80mm2.00A2.40A2.80A081.00mm2.30A2.60A3.20A091.20mm2.70A3.00A3.60A101.50mm3.20A3.50A4.20A112.00mm4.00A4.30A5.10A122.50mm4.50A5.10A6.00A备注：1）用铜皮作导线通过大电流时，铜箔宽度的载流量应参考表中的数据降额50%去考虑和选择。2）在PCB设计加工中，常用OZ（盎司）作为铜皮厚度的单位。1OZ铜厚定义为：一平方英尺面积内铜箔的重量为1盎司，对应的物理厚度为35UM。三.常用术语解释1) 信号完整性（Single Integrity）：指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接受端，我们称信号是完整的。2) 传输线（Transmission Line）：由两个具有一定长度的导体组成回路的连接线，也称为延迟线。3) 集总电路（Lumped Circuit）：电路中所有参数，如阻抗、容抗、感抗都集中于空间各个点上，信号是瞬时传递的，这种理想化的电路模型称为集总电路。4) 分布式系统（Distributed System）：实际的电路情况是各种参数分布于电路所在空间各处，当这种分散性造成的信号延迟时间与信号本身的变化时间相比不能忽略时，整个信号通道是带有电阻、电容、电感的复杂网络。5) 上升/下降时间（Rise/Fall Time）：信号从低电平跳变为高电平所需的时间，通常是量度上升/下降沿在10%90%电压幅值的持续时间，记为Tr。6) 截止频率（Knee Frequency）：表示数字电路中集中了大部分能量的频率范围（0.5/Tr）记为Fknee，一般认为超过这个频率的能量对数字信号的传输设备没有影响。7) 特征阻抗（Characteristic Impedance）：交流信号在传输线上传播中的每一步遇到不变的瞬间阻抗，也称为浪涌阻抗，用Z0表示。8) 传输延迟（Propagation Delay）：指信号在传输线上的传播延时，与线长和传播速度有关，记为Tpd。9) 微带线（Micro-Strip）：指只有一边存在参考平面的传输线。10) 带状线（Strip-Line）：指两边都有参考平面的传输线。11) 趋肤效应（Skin Effect）：指当信号频率提高时，流动