《数电组合逻辑电路》PPT课件.pptVIP

第四章组合逻辑电路 4 1组合逻辑电路的分析4 2组合逻辑电路的设计4 3常用中规模组合逻辑部件 4 4组合逻辑电路中的竞争与冒险 数字逻辑电路可分为两大类 组合逻辑电路和时序逻辑电路 组合逻辑电路的输出信号是该时刻输入信号的函数 与该时刻以前的输入状态无关 组合逻辑电路的特点是 无记忆功能 无反馈电路 本章介绍组合逻辑电路的分析和设计 并研究组合逻辑电路系统中可能出现的竞争 冒险现象和解决的方法 在实际环节中 会遇到两种情况 逻辑电路的分析和设计 1 逻辑电路的分析 对已知的逻辑电路 用逻辑函数表达式 真值表进行描述 确定其功能 在数字产品仿制 设备维修中 逻辑电路的分析是重要的环节 2 逻辑电路设计 根据生产实际中提出的逻辑功能 设计出实现该逻辑功能的电路 是研制数字产品的主要环节 组合逻辑电路的分析过程如下 1 由给定的逻辑电路图 写出输出端的逻辑表达式 2 简化逻辑函数表达式 与或表达式 3 列出真值表 4 从真值表概括出逻辑功能 4 1组合逻辑电路的分析 例1已知逻辑电路如图4 2所示 分析其功能 图4 2例1逻辑图 解 第一步 写出逻辑表达式 由前级到后级写出各个门的输出函数 反过来写也可以 第二步 列出真值表 如表4 1所示 第三步 逻辑功能描述 第四步 检验该电路设计是否最简 并改进 表4 1例1真值表 3 该电路三个输入有2个以上为 1 输出 1 为三变量的表决器4 已经最简 不需改进 例2分析图4 3所示电路的逻辑功能 图4 3例2逻辑图 解 第一步 写出函数表达式 表4 2例2真值表 第二步 列真值表 图4 4例2化简后重新设计逻辑图 第三步 功能描述 由真值表可看出 这就是一个二变量的异或电路 第四步 改进设计 卡诺图如图4 4所示 由重新化简看出 原电路设计不合理 应改进 用一个异或门即可 例3分析图4 5所示电路 图4 5例3图 解 由图可得 由式 1 和式 2 列出真值表如表4 3所示 由真值表可看出这是两个一位二进制的加法电路 A为被加数 B为加数 Ci为低位向本位的进位位 S为三位相加的和数 Ci 1是本位向高位的进位位 该电路又称为全加器 表4 3例3真值表 练习一1 分析下面逻辑电路的功能 AB G1 G2G3 G4 F 2 分析下面逻辑电路的功能 列出真值表 ABC G1 G2 F 1 1 3 分析下面逻辑电路的功能 列出真值表 AB G1 G2 G3 G4 G5 F1F2 4 2组合逻辑电路的设计电路设计的任务就是根据功能设计电路 一般按如下步骤进行 1 将文字描述的逻辑命题变换为真值表这是十分重要的一步 作出真值表前要仔细分析解决逻辑问题的条件 作出输入 输出变量的逻辑规定 然后列出真值表 2 进行函数化简化简形式应依据选择什么门而定 3 根据化简结果和选定的门电路 画出逻辑电路 例4设计三变量表决器 其中A具有否决权 解 第一步 列出真值表设A B C分别代表参加表决的逻辑变量 F为表决结果 对于变量我们作如下规定 A B C为1表示赞成 为0表示反对 F 1表示通过 F 0表示被否决 真值表如表4 4所示 第二步 函数化简选用与非门来实现 画出卡诺图 其化简过程如图4 6 a 所示 第三步 画出逻辑电路如图4 6 b 所示 表4 4例4真值表 BC A 00 01 11 10 0 1 1 1 1 B A C F a b AB AC 图4 6例4化简过程及逻辑图 例5设计一个组合电路 将8421BCD码变换为余3代码 解 1 这是一个码制变换问题 由于均是BCD码 故输入输出均为四个端点 其框图如图4 7所示 按两种码的编码关系 得真值表如表4 5所示 图4 7码制变换电路框图 表4 58421BCD码变换为余3代码真值 2 由于8421BCD码不会出现1010 1111这六种状态 当输入出现这六种状态时 输出视为无关项 化简过程如图4 8所示 图4 9是转换电路的逻辑图 化简函数为 图4 8例5化简过程 图4 9例5逻辑图 3 逻辑图 例6设计一个比较1位二进制数大小的逻辑电路解 两个数比较有大于 等于 小于三种情况 ABF1 A B F2 A B F3 A B 0001001001010011010 列出真值表 得到逻辑表达式 F1 ABF2 AB AB AB ABF3 AB 画出逻辑电路图 若无要求可任意用各类门电路 AB 1 1 F1F2F3 1 例7已知一个组合电路的输入和输出的波形图 用逻辑电路实现输出函数F ABCF ABCF00000011010101101000101011011111 F ABC ABC ABC ABC m1 m2 m6 m7 用卡诺图化简 A BC 01 00011110 1 1 1 1 F AB BC ABC 7个门 AB C C BC ABC ABC ABC BC ABC BC C A B 5个门 ABC 1 1 F 练习二1 设计由三个开关控制电灯的逻辑电路 要求奇数个开关合上时控制灯亮 偶数个开关合上时控制灯灭 2 电子学院有三个工厂 当有一个工厂用电时 由变电站一供电 当有两个工厂用电时 由变电站二供电 当有三个工厂用电时 由变电站一和二同时供电 试设计一个供电控制系统满足上述条件 3 分别用与非门和与或非门设计举重裁判电路 有A B C D四个裁判 A为主裁判 只有当主裁判同意 并有其它一个或一个裁判以上同意 才算通过 4 3常用中规模组合逻辑部件的原理和应用 表4 6集成电路的划分 在SSI中仅仅是器件的集成 在MSI中则是逻辑部件的集成 这类器件能完成一定的逻辑功能 而LSI和VLSI SLSI则是数字子系统或整个数字系统的集成 MSI LSI与SSI相比的优点 1 体积缩小 如在通信 测量 控制等设备中用MSI LSI代替SSI 可使整机体积大大缩小 2 功耗低 速度高 由于元器件连线缩短 连线引起的分布电容及电感的影响减小 因而提高了整个系统的工作速度 3 可靠性高 由于系统的焊接点数 接插件及连线数大为减少 因此系统有较高的可靠性 4 抗干扰能力高 由于全部电路都封装在一个壳内 外界干扰相对而言也就不严重了 4 3 1加法器 半加器与全加器 数字系统的基本任务之一是进行算术运算 而在系统中加 减 乘 除均是利用加法电路来实现 所以加法器便成为数字系统中最基本的运算单元 半加器 不考虑低位来的进位的加法 称为半加 完成半加功能的电路称为半加器 全加器 考虑低位来的进位的加法 称为全加 完成全加功能的电路称为全加器 1 半加器设计半加器有两个输入端 分别为加数A和被加数B 输出两个 分别为和数S和向高位的进位位Ci l 图4 1半加器框图 表4 2半加器真值表 图4 2半加器逻辑图 2 全加器设计全加器有三个输入端 分别为加数A和被加数B和低位的进位位 输出仍是两个 为和数S和向高位的进位位Ci l 图4 3全加器框图 表4 3全加器真值表 函数变换过程如下 由Si Ci 1式组成的逻辑电路如图4 13所示 图4 4用异或门构成全加器 图4 5用与或非门组成全加器 3 多位二进制加法 实现两个n位二进制相加时 可用n位全加器 其进位方式有两种 串行进位 目前生产的74LS83为四位串行进位加法器超前进位 74LS283为超前进位四位加法器 串行进位图为四位串行进位加法器 每一位的进位送给下一位的进位输入端 图4 6四位串行进位加法器 2 超前进位 各级进位都可同时产生 这样每位加法不必等低位运算结果 故提高了运算速度 前面我们已经得到全加器的表达式 令Gi AiBi称为进位产生函数 Pi AiBi称为进位传输函数 将其代入Si Ci表达式中得递推公式 这样可得各位进位信号的逻辑表达式如下 图4 774LS283逻辑图与引脚图 a 逻辑图 b 引脚图 由于74LS283采用了超前进位 故10ns便可产生进位输出信号CO 即C3 但利用74LS283级联扩展成八位或多于八位的二进制加法器时 片间仍然串行进位 影响了运行速度 此时也可在片间采用超前进位 为此生产了集成超前进位产生器74LSl82 在74LS283进行级联扩展时 其各片的进位也是超前进位 这样既扩充了位数 又保持了较高的运行速度 而且使电路又不太复杂 74LSl82逻辑图及引脚图如图4 8所示 图4 7中S0 S3表达式可经变换化简而得 以S1为例 图4 874LS182逻辑图及引脚图 a 逻辑图 b 引脚图 4 全加器的应用 全加器除了可作为二进制的加法运算外 还可用于其它方面 如二进制的减法运算 乘法运算 BCD码的加 减法 码组变换 数码比较 奇偶检验等 减法运算也可以用加法器 其方法是用被减数加上减数的补码 假设两个不带符号的4位二进制数为A A3A2A1A0和B B3B2B1B0则A B A3A2A1A0 B3B2B1B0 例6试用全加器构成二进制减法器 利用 加补 的概念 可将减法用加法来实现 如图 图4 9全加器实现二进制减法电路 A B 例7试用全加器完成二进制的乘法功能 解 以两个二进制数 2位 相乘为例 乘法算式如下 图4 10利用全加器实现二进制的乘法 输入 A0 A1 B0 B1 输出 P0 P1 P2 P3 需要2个加法器级联 例8试用四位全加器构成一位8421码的加法电路 解 两个8421码相加 其和仍应为8421码 如不是8421码则结果错误 如 产生错误的原因是8421BCD码为十进制 逢十进一 而四位二进制是逢十六进一 二者进位关系不同 当和数大于9时 8421BCD应产生进位 而十六进制还不可能产生进位 为此 应对结果进行修正 当运算结果小于等于9时 不需修正 但当结果大于9时 应修正让其产生一个进位 方法是加0110 如上述后两种情况 故修正电路应含一个判9电路 当和数大于9时对结果加0110 小于等于9时加0000 大于9的数的最小项是m10 m11 m12 m13 m14 m15 其真值表如图所示 除了上述大于9时的情况外 如相加结果产生了进位位 其结果必定大于9 所以大于9的条件里加了进位位C4 若用与非门实现 就在原式的基础上 两次求反 图4 12一位8421BCD码加法器电路图 例9试采用四位全加器完成8421BCD码到余3代码的转换 解 由于8421BCD码加0011即为余3代码 所以其转换电路就是一个加法电路 如图4 13所示 图4 13用全加器构成8421BCD码到余3代码的转换电路 练习三利用4位2进制加法器和异或门实现4位无符号二进制数的加或减 4 3 2编码器与译码器 编码 编码用二进制代码表示某种特定含义的过程 为了区分一系列不同的事物 将其中的每个事物用一个二进制代码表示 这就是编码的含意 编码器实现编码的电路 译码 把一组二进制代码的特定含义译出来的过程称为译码 译码器实现译码的电路 一位二进制数可表示 0 和 1 两种状态 n位二进制数则有2n种状态 2n种状态能表示2n个数据和信息 例如三位二进制数有八种状态 可指定它们来表示0到7的数 也可指定它们表示8种特定的含义 由于指定是任意的 故编码方案也是多种多样的 对于二进制来说 最常用的是自然二进制编码 因为它有一定的规律性 便于记忆 同时也有利于电路的连接 在进行编码器设计时 首先要人为指定数 或者信息 与代码的对应关系 常常采用 编码矩阵 在相应的卡诺图上 指定每个方格代表某一自然数 将该自然数填入此方格 编码表 将信息与代码的对应关系 用表格列出来就是编码表 一 编码器 编码器的分类 普通编码器优先编码器 一位二进制数可表示 0 和 1 两种状态 n位二进制数则有2n种状态 2n种状态能表示2n个数据和信息 编码就是对2n种状态进行人为的数值指定 给每一种状态指定一个具体的数值 1 普通编码器对于二进制来说 最常用的是自然二进制编码 因为它有一定的规律性 便于记忆 同时也有利于电路的连接 例11把0 1 2 7这八个数编成二进制代码 其框图如图4 15所示 8 3编码器 图4 15三位二进制编码方框图 解 显然这就是三位二进制编码器 首先 确定编码矩阵和编码表 分别如图4 16和表4 9所示 0 BC 00 01 11 10 4 1 3 2 5 7 6 0 1 A 图4 16三位二进制代码编码矩阵 表4 9三位二进制编码表 第二步由编码表列出二进制代码每一位的逻辑表达式 A 4 5 6 7B 2 3 6 7C 1 3 5 7 图4 17三位二进制编码器 S处于不同位置表示不同的自然数 对应ABC的输出 就表示对应该自然数的二进制编码 如S在位置5 表示它接高位 其它均属接地 故ABC 101 A 4 5 6 7B 2 3 6 7C 1 3 5 7 例12将十进制数0 1 2 9编为8421BCD码 解 10个数要求用四位二进制数表示 0 CD 00 01 11 10 4 1 3 2 5 7 6 8 9 00 01 11 10 AB 图4 188421BCD编码矩阵 表4 10 8421BCD编码表 各输出端函数表示式 图4 198421BCD码编码器 如S在位置6 即接地 则其它均属高电位 故ABCD 0110 2 优先编码器 优先编码器是当多个输入端同时有信号时 电路只对其中优先级别最高的信号进行编码 例 电话室有三种电话 按由高到低优先级排序依次是火警电话 急救电话 工作电话 要求电话编码依次为00 01 10 试设计电话编码控制电路 解 1 根据题意知 同一时间电话室只能处理一部电话 假如用A B C分别代表火警 急救 工作三种电话 设电话铃响用1表示 铃没响用0表示 当优先级别高的信号有效时 低级别的则不起作用 这时用 或表示 用Y1 Y2表示输出编码 写逻辑表达式 列真值表 编码 火警电话为00急救电话为01工作电话为10 画优先编码器逻辑图 集成优先编码器常见型号有74LS147 74LS148等 74LS148是8线 3线优先编码器 其应用非常广泛 例如 常用计算机键盘 其内部就是一个字符编码器 它将键盘上的大 小写英文字母和数字及符号还包括一些功能键 回车 空格 等编成一系列的七位二进制数码 送到计算机的中央处理单元CPU 然后再进行处理 存储 输出到显示器或打印机上 下面以74LS148为例来讨论集成优先编码器 3 集成编码器 74LS148集成优先编码器芯片 0 7为输入信号端 EI为输入使能端 EO是使能输出端 CS是扩展功能输出端 A0 A2是三个输出端 图4 2074LS148集成优先编码器逻辑图 A0 A2是三个输出端 CS是扩展功能输出端 EO是使能输出端 0 7为输入信号端 EI为输入使能端 由图5 20可写出该电路的输出函数的逻辑表达式 逻辑表达式 74LS148的功能表 表4 11优先编码器的功能表 EI 1时 电路都不会有输出 所有输出端都处于高电位A0A1A2CSEO为11111 EI 0时 输出函数的逻辑值才决定于输入变量的取值EO为使能输出端 74LS148的功能表 表5 11优先编码器的功能表 Eo 0说明虽然EI 0 但本片输入端0 7都无信号输入 所以输出端都没有输出 因此 A0A1A2为111 Eo 1 EI 0 说明本片输入端有信号要求输入 编码 所以有二进制码输出 由表可见 在EI 0时 当几条输入线上同时出现信号时 优先输出的是数值最大的那个信号 7最高 0最低 对数值小的输入信号不予理睬 即该电路优先输出的总是数值大的信号 故称为优先编码器 CS端为片优先编码输出端 在有二进制码输出时 CS都有输出 当多片优先编码器构成更多二进制码时 它使高值片内的信号优先输出 当编码输入信号增多时 可用多片优先编码器进行扩展 扩展的方法也有串行和并行两种 串行扩展所用器件少 并行扩展运行速度高 图为用两片8线 3线优先编码器串联所构成的16线4线优先编码器的连接图 图4 21两片8 3优先编码器扩展为16 4优先编码器的连接图 工作原理 由图可以看出 高位片的使能输出端Eo接到低位片的使能输入端EI 当高位片的EI 0时 允许高位片编码 但若高位片的15 8都是高电平 即均无编码请求 则Eo 0 从而使低位片EI 0处于工作状态 此时编码器的输出取决于低位片的A0A1A2 而A3 CS 等于0 CS 1 所以输出代码在 A3A2A1A0 0111 7 0000 0 之间变化 16线4线优先编码器的工作原理 当高位片的EI 0 且高位片的15 8中至少有一个为0 即要求编码 时 高位片的EO 1 从而使低位片处于禁止状态 此时编码器的输出取决于高位片的A0A1A2 而A3等于1 因为CS高 0 所以输出代码在1000 1111之间变化 高 低位片中以高位片编码为优先 而高位片中又以15为优先级别最高 从而整个电路实现了16位输入的优先编码 优先级别从15 0递降 16线4线优先编码器的工作原理 例如 13有输入信号请求编码 则高位输出端EO 1 CS 0 使低位EI 1被禁止 输出取决于高位片的A3A2A1A0 高位片的A0 0 A1 1 A2 0 A3 1 因为高位CS 0 A3 1 所以总的输出端为A3A2A1A0 1101 二 译码器及其应用 译码是编码的逆过程 即将每一组输入二进制代码 翻译 成为一个特定的输出信号 以表示代码原意 译码器 实现译码功能的数字电路 荧光发光二极管译码器液晶显示译码器 译码器分类 变量译码器显示译码器 二进制译码器二 十进制译码器 译码器的作用是将代码的原意 翻译 出来 用一个特定的输出信号来代表 根据需要输出信号可以是脉冲 也可以是电位 译码器的输入为编码信号 对应每一组编码有一条输出译码线 当某个编码出现在输入端时 相应的译码线上则输出高电平 或低电平 其它译码线则保持低电平 或高电平 早期的译码器大多用二极管矩阵来实现 现在多用半导体集成电路来完成 一 变量译码器1 二进制译码器 二进制译码器是最简单的一种译码器 以三位二进制译码电路为例 三位二进制译码器输入是3位二进制代码 一共有8种状态 译码器将每个输入代码译成对应的一根输出线上的高 低电平信号 因此 也把这个译码器叫做3 8译码器 0 BC 00 01 11 10 4 1 3 2 5 7 6 0 1 A 图4 22三位二进制译码矩阵 表4 12译码表 由于每个方格都由一个数据占有 没有多余状态 所以将每个方格自行圈起来即可 此时每个译码函数都由一个最小项组成 写出表达式 图4 23三位二进制码译码器 2 十进制译码器 0 CD 00 01 11 10 4 1 3 2 5 7 6 8 9 00 01 11 10 AB 图4 248421BCD码译码矩阵 AD D A D C B D C B D C B D C B D C B D C B D C B A D C B A 9 8 7 6 5 4 3 2 1 0 由此图可得如下译码关系 化简时考虑无关项 其译码电路如图4 25所示 图4 258421BCD码译码器 3 集成译码器集成译码器与前面讲述的译码器工作原理一样 但考虑集成电路的特点 有以下几个问题 为了减轻信号的负载 故集成电路输入一般都采用缓冲级 这样外界信号只驱动一个门 为了降低功率损耗 译码器的输出端常常是反码输出 即输出低电位有效 为了便于扩大功能 增加了一些功能端 如使能端等 图4 26 74LS138 的电路图和逻辑符号 使能端功能是 增加逻辑功能 只有当E1 1 E2 E3 0时 该集成电路块才工作 输出取决于输入的二进制码 否则译码器被禁止 三个附加的使能端 三个二进制码输入端八个输出端 表4 13功能表 将输入的三个二进制代码 译成8个低电平信号 高电平表示译码器被禁止 低电平有效 由于采用全译码 每片2764的地址空间都是唯一的 它们分别是 00000000000000000 0001111111111111 即0000H 1FFFH 00100000000000000 0011111111111111 即2000H 3FFFH 01000000000000000 0101111111111111 即4000H 5FFFH 01100000000000000 0111111111111111 即6000H 7FFFH 3 8译码器在存储器扩充中的应用 图5 273 8译码器扩大为4 16译码器 3 8译码器扩大为4 16译码器 E3作为使能端2片连接 I 片E2和 E1相连作为第四变量D的输入端 在E3 0的前提下 当D 0时 I 片选中 片禁止 输出由 I 片决定 当D 1时 I 片禁止 片工作 输出由 片决定 其关系如下 数字显示译码器是不同于上述译码器的另一种译码 它是用来驱动数码管的MSI 二 数字显示译码 数码管根据发光段分为 七段数码管八段数码管 发光段 可以用荧光材料 称为荧光数码管 发光二极管 称为LED数码管 液晶 称为LCD数码管 通过发光段 可以将BCD码变成十进制数字 并在数码管上显示出来 在数字式仪表 数控设备和微型计算机中是不可缺少的人机联系手段 七段数码管所显示的数字如图4 28所示 为了鉴别输入情况 当输入码大于9时 仍使数码管显示一定图形 图4 28七段数码管 由于各种显示器件的驱动要求不同 对译码器的要求也各不相同 因此需要先对字符显示器件作简单介绍 然后再介绍显示译码器 常见的七段字符显示器有半导体数码管和液晶显示器 1 半导体发光二极管 发光二极管是一种特殊的二极管 当外加正向电压时 其中的电子可以直接与空穴复合 放出光子 即将电能转换为光能 放出清晰悦目的光线 LED数码管 发光二极管可以封装成单个的发光二极管 也可以封装成七段数码管 如右图所示 图中 每一段都是一个发光二极管 发光二极管的伏安特性和驱动电路 a 伏安特性 b 集成与非门驱动电路 发光二极管的发光强度与正向电流大小呈线性关系 它的死区电压比普通三极管高 正向工作电压一般为l 5 3V 达到光可见度的电流需几毫安到十几毫安 发光二极管使用的材料与普通的硅二极管和锗二极管不同 有磷砷化镓 磷化镓 砷化镓等几种 而且半导体中的杂质浓度很高 磷砷化镓发光二极管发出光线的波长与磷和砷的比例有关 含磷的比例越大波长越短 同时发光效率也随之降低 目前生产的磷砷化镓发光二极管 如BS201 BS211等 发出光线的波长在6500左右 呈橙红色 LED的两种接法 a 共阳极 b 共阴极 LED内部接法有两种 共阳极接法和共阴极接法 如图所示 低电平发光 高电平发光 半导体发光二极管显示器件的优点是体积小 工作可靠 寿命长 响应速度快 颜色丰富 缺点是功耗较大 LED数码管的显示方法 1 软件实现方法分为动态和静态两种 2 硬件实现方法采用硬件译码器代替软件获得显示代码 其优点是节省CPU的机时 程序设计简单 同样分为动态和静态两种 2 液晶显示器件 液晶显示器件是一种新型的平板薄型显示器件 它所需驱动电压低 工作电流非常小 配合CMOS电路可以组成微功耗系统 广泛地用于电子钟表 电子计算器仪器仪表及彩电的图像显示等 液晶是介于晶体和液体之间的有机化合物 既有液体的流动性和连续性 又具有晶体的某些光学特性 液晶显示器件本身不发光 而是依靠在外电场作用下 利用液晶分子的排列方向发生变化 使外光源透光率改变 调制 完成电 光变换 即调制外界光线 使液晶不同部位显现反差来达到显示的目的 显示译码器的设计首先要考虑到显示的字形 我们用驱动七段发光二极管的例子 来说明设计显示译码器的过程 3 显示译码器 七 段 译 码 器 a b c d e f g D C A B 图4 32七段显示译码器框图 四个输入端 一般是8421BCD码 七个输出端 七 段 译 码 器 a b c d e f g D C A B 四个输入端 一般是8421BCD码 七个输出端 设计步骤 对于每个输出变量 均应作出其真值表再用卡诺图进行化简 表4 14真值表 七段显示译码器 共阳极 的真值表 此表是采用共阳极数码管 对应极为低电平时亮 高电平时灭 对每一段用卡诺图化简 可以得到各段的最简表达式 图4 33a段的化简 以a段为例 进行化简 同理可以得到 集成时为了扩大功能 增加附加控制功能 熄灭输入信号BI灯测试信号LT灭 0 输入RBI灭 0 输出RBO其功能介绍如下 熄灭输入信号BI 当BI 0时 不管其它输入端状态如何 七段数码管均处于熄灭状态 不显示数字 灯测试信号LT 当BI 1 LT 0时 不管输入DCBA状态如何 七段均发亮 显示 8 它主要用来检测数码管是否损坏 灭 0 输入RBI 当BI LT 1 RBI 0时 输入DCBA为0000 各段均熄灭 不显示 0 而DCBA为其它各种组合时 正常显示 它主要用来熄灭无效的前零和后零 如0093 2300 显然前两个零和后两个零均无效 则可使用RBI使之熄灭 显示93 23 灭 0 输出RBO 当本位的 0 熄灭时 RBO 0 在多位显示系统中 它与下一位的RBI相连 通知下位如果是零也可熄灭 表4 14真值表 增加附加控制功能的七段显示译码器的真值表 灯测试信号LT 当BI 1 LT 0时 不管输入DCBA状态如何 七段均发亮 显示 8 熄灭输入信号BI 当BI 0时 不管其它输入端状态如何 七段数码管均处于熄灭状态 灭 0 输入RBI 当BI LT 1 RBI 0时 输入DCBA为0000 各段均熄灭 不显示 0 它主要用来熄灭无效的前零和后零 图4 34集成数字显示译码器74LS48 74LS48集成数字显示译码器 74LS48芯片 A 1 A 2 LT RBI A 3 A 0 GND V CC Y f Y g Y a Y b Y c Y d Y e 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 74LS48 BI RBO 74LS48七段译码器真值表 共阴级 74LS48七段译码器真值表 共阴级 74LS48共阴级数码管 对应高电平时亮 低电平时灭 三 译码器的应用 用译码器组成组合逻辑电路 驱动各种显示器件存贮系统和其它数字系统的地址译码组成脉冲分配器程序计数器代码转换逻辑函数发生器等 例13用译码器设计二进制数的全加器 解 1 列全加器真值表 2 写表达式 图4 35用3 8译码器组成全加器 3 画用3 8译码器和与非门组成的全加器逻辑图 例14用74138和适当的门电路实现全减器 实现对被减数 减数进行减法运算而得到差及向相邻高位借位的逻辑电路称为全减器 它的输入为被减数Ai 减数Bi以及来自低位的借位Gi 1 输出为差数Di和向高位借位Gi 需要注意的是 只有当被减数小于减数时才要借位 借位后 相邻的高位减1 本位的差值为1 全减器的真值表如表所示 全减器的真值表 输入 输出 Ai Bi Gi 1 Di Gi 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 1 0 0 0 1 由表可写出差值Di和借位Gi的逻辑函数表达式 Di m1 m2 m4 m7 Gi m1 m2 m3 m7Di m1 m2 m4 m7 Gi m1 m2 m3 m7逻辑电路图 例15 用74138和适当的门电路实现逻辑函数 F m 2 4 6 8 10 12 14 给定的逻辑函数有四个逻辑变量 可有十六种输入取值组合 显然 可用四输入十六输出的译码器来实现 若用74138实现四变量的逻辑函数 需要两片74138芯片 并将使能端作为输入端 把两个三输入八输出译码器扩展成四输入十六输出译码器 变换后的逻辑表达式 F m2m4m6m8m10m12m14再将逻辑变量B C D分别接至译码器芯片 和译码器芯片 的输入端A2 A1 A0 逻辑变量A接至译码器芯片 的使能端S2和芯片 的使能端S1 这样 用两片74138和 与非 门实现给定逻辑函数表达式的逻辑电路图如图所示 从图可以看出 当输入变量A 0时 译码器芯片 工作 而译码器芯片 禁止 译码器芯片 产生最小项m0 m7 当输入变量A 1时 译码器芯片 禁止 译码器芯片 工作 产生最小项m8 m15 数据分配器将一路输入数据 根据需要传送到多个输出端的任何一个输出端的电路 叫数据分配器 又称多路分配器或多路解调器 其功能相当于单刀多掷开关 常用的数据分配器有1路 4路 74LSl39 1路 8路 74LSl38 1路 16路 74LSl54 用译码器可以构成数据分配器 下面以74LSl38为例说明数据分配器的组成和基本原理 译码器的应用 用译码器构成数据分配器 74LSl38不仅可以用3线 8线译码器 而且还可以用作1路 8路数据分配器 如图所示 图5 38用74LS138组成八路分配器 译码输出Y0 Y7改作8路数据输出 译码输入A0 A2改作为3个选择输入 用于决定输入数据分配到哪一路输出端上 三个选通输入端E1 E2 E3可以选用其中任意二个作为数据输入D 图4 47用74LS138组成八路分配器 工作原理 将数据I接到E2和E3上 E1接高电平 当I 0 即E2 E3 0时 译码器被选中 则根据地址A2A1A0的变化将I 0信号分配至相应端输出端 如A2A1A0 011 则Y3 0 其余端均为 1 即将I 0信号分配至Y3输出 当I 1 即E2 E3 1时 该译码器被禁止 不工作 译码器每一输出均为1 译码器在数字系统中常为其它集成电路产生片选信号 如在存储器系统中作地址译码 功能扩展时作为选择信号 计算机CPU采用总线结构 全部外设均挂在总线上 而CPU某一时刻只能和一个外部设备交换信息 此时就通过译码器的输出作为相应外设的片选信号 电路如图5 39所示 图4 39译码器作为其它芯片的片选信号 当A1A0 00时 选中 1 设备 其余外部设备均不工作 Y06264F000HY18255F100HY274LS373F200HY374LS373F300HY4D A1F400HY5D A2F500HY6D A3F600HY7D A4F700HY8D A5F800HY9D A6F900HY10D A7FA00HY11D A8FB00HY12AD574FC00HY1374LS175FD00H G1 G2 DCBA P2 7 A15 P2 6 A14 74LS154 1 P2 5 A13 P2 4 A12 WR 5V 74LS00 74LS20 P2 3 A11 P2 2 A10 P2 1 A9 P2 0 A8 单片机的译码电路 A15A14A13A12A11A10A9A8A7 A0111100000 0Y0F000H111100010 0Y1F100H111100100 0Y2F200H111100110 0Y3F300H111101000 0Y4F400H111101010 0Y5F500H111101100 0Y6F600H111101110 0Y7F700H111110000 0Y8F800H111110010 0Y9F900H111110100 0Y10FA00H111110110 0Y11FB00H111111000 0Y12FC00H111111010 0Y13FD00H 练习二译码器应用1 用3 8译码器和与非门实现多路输出Y1 AB AC ACY2 AC ACY3 BC BC2 用3 8译码器实现16个地址的译码系统 4 3 3数据选择器及多路分配器 数据选择器又称 多路开关 或 多路调制器 它的功能是在选择输入 又称 地址输入 信号的作用下 从多个数据输入通道中选择某一通道的数据 数字信息 传输至输出端 其中A1A2 An决定开关位置 以便决定输出是哪一路的输入信号或输入送哪一路输出 A变量又称地址变量 如地址变量有两个 A1A0 则它有四种组合 即有四个地址 可以选择四路信息 当要选八路信息时 则应有三个地址变量 数据选择器和多路分配器逻辑图比较 数据分配器 又称多路分配器 将一路输入数据 根据需要传送到多个输出端的任何一个端 其功能相当于单刀多掷开关 数据选择器又称 多路开关 在选择输入信号的作用下 从多个数据输入通道中选择某一通道的数据传输至输出端 生产过程 传感器信号调理 传感器信号调理 多路开关 采样保持A D I O接口电路 CPU 模拟量输入通道 由传感器 信号调理 多路开关 采用保持和A D转换组成 模拟量通道一般由D A转换器 信号调理 多路开关 作多路分配器 和执行器等部分组成 微 微型机 I O I O接口 D A D A转换 多路开关 功率驱动 功率 功率驱动 执行器 执行器 一 数据选择器 图4 40数据选择器框图及开关比拟图 a 数据选择器逻辑符号 b 单刀多路开关比拟数据选择器 1 四选一数据选择器 74LS153 图4 41四选一MUX D0 D3是数据输入端 A1A0是数据通道选择控制信号 即地址变量 E是使能端 当E 0时 电路工作 当E 1时 电路不工作 F和F是输出 由图4 41 b 可写出四选一数据选择的输出逻辑表达式 表4 15功能表 当E 1时 不管其它输入如何 输出端都为0 只有当E 0时 才能输出与地址码相应的那路数据 2 集成数据选择器集成数据选择器有如下几种 1 双四选一数据选择器74LS153 2 四二选一数据选择器74LS157 3 八选一数据选择器74LS151 4 十六选一数据选择器74LS150 2 数据选择器的应用 数据选择器除了用来选择输出信号 实现时分多路通信外 还可以作为函数发生器 用来实现组合逻辑电路 实现方法可以用代数法 也可用卡诺图法 1 代数法 由上述四选一数据选择器的输出公式 mi为A1 A0组成的最小项 例16用四选一数据选择器实现二变量异或表示式 解 二变量异或表示式为设计思路 对A1A0的不同输入 在Di端选不同的值 表5 16真值表 图4 45例17图 例17用数据选择器实现三变量多数表决器 三变量多数表决器真值表及八选一数据选择器功能如表4 17所示 则 表4 17真值表 1 用8选1数据选择器 D 7 D 6 D 5 D 4 D 3 D 2 D 1 D 0 A 0 A 1 A 2 1 F a A 0 A 1 A 2 图4 46例17电路连接图 四选一方程 2 用4选1数据选择器由真值表确定Di如下 为使F F则令 D 3 A 0 A 1 F D 2 D 1 D 0 1 A 0 b A 0 A 1 图4 46例17电路连接图 2 卡诺图法 此法比较直观且简便 其方法是 首先选定地址变量 然后在卡诺图上确定地址变量控制范围 即输入数据区 最后由数据区确定每一数据输入端的连接 例18用卡诺图完成例17 采用4选1数据选择器 解 由真值表得卡诺图如图4 47所示 选定A2A1为地址变量 在控制范围内求得Di数 D0 0 D1 A0 D2 A0 D3 1 结果与代数法所得结果相同 图4 47卡诺图确定例18Di端 1 4选1数据选择器选定A2A1为地址变量 A2A1 00 11 D0 D3 2 在控制范围内求得Di数 D0 0 D1 A0 D2 A0 D3 1 例18运用数据选择器产生01101001序列 解 利用一片八选一数据选择器 只需D0 D3 D5 D6 0 D1 D2 D4 D7 1即可产生01101001序列 如图4 49所示 图4 49数据选择器产生序列信号 D0D1D2D3D4D5D6D7 D 0 D 1 D 2 D 3 E A 1 A 0 A 1 A 0 D 4 D 5 D 6 D 7 E 1 A 2 F F 1 F 2 1 A 1 A 0 D 0 D 1 D 2 D 3 A 1 A 0 D 0 D 1 D 2 D 3 图4 42四选一扩展为八选一 例19将四选一数据选择器扩为八选一数据选择器 解 用二片四选一和一个反相器 一个或门即可 如图5 42所示 1 使用使能端进行扩展连接方式第三个地址端A2接到 的使能端E并通过反相器接到 的使能端E 1 当A2 0时 选中 禁止 F输出F1 即从D0 D3中选一路输出 2 当A2 1时 禁止 选中 F输出F2 即从D4 D7中选一路输出 这一过程可由下表列出 2 不用使能端进行扩展 图4 44不用使能端扩展数据选择器扩为八选一扩为十六选一 高地址变量接到输出数据选择器的地址端 低地址变量接到输入数据选择器的地址端 例20利用数据选择器实现分时传输 要求用数据选择器分时传送四位8421BCD码 并译码显示 解 利用数据选择器组成动态显示 译码显示器 用四片四选一 四位8421BCD如下连接 个位全送至数据选择器的D0位 十位送D1 百位送D2 千位送D3 当地址码为00时 数据选择器传送的是8421BCD的个位 当地址码为01 10 11时分别传送十位 百位 千位 经译码后就分别得到个位 十位 百位 千位的七段码 哪一个数码管亮 受地址码经2 4译码器的输出控制 当A1A0 00时 Y0 0 则个位数码管亮 其它依次类推为十位 百位 千位数码管亮 逻辑图如图5 50所示 图4 50用数据选择器分时传输组成动态译码 如当A1A0 00时 DCBA 1001 译码器Y0 0 则个位显示9 同理 当A1A0 01时 DCBA 0111 Y1 0 十位显示7 A1A0 10时 DCBA 0000 Y2 0 百位显示0 A1A0 11时 DCBA 0011 Y3 0 千位显示3 只要地址变量变化周期大于25次 s 人的眼睛就无明显闪烁感 3 多路分配器 将一路输入分配至多路输出 一般由译码器完成 练习三1 用8选1数据选择器实现函数Y AB AC BC2 用8选1和4选1数据选择器实现逻辑函数Y ABC 4 3 4数字比较器 1 一位数字比较器 将两个一位数A和B进行大小比较 一般