补充8086微处理器功能与组织结构.ppt

8086 8088微处理器 18086 8088微处理器的结构28086 8088的引脚信号及工作模式38086 8088CPU工作模式及其系统结构48086的程序访问结构 8086CPU功能结构 8086 16位微处理器 16根数据线 20根地址线 可寻址1M字节 8088 准16位微处理器 其内部寄存器 内部运算部件以及内部操作均按16位设计 但对外的数据总线只有8条 18086 8088微处理器的结构 总线接口部件BIU 执行部件EU 功能 负责与M I O端口传送数据 地址 功能 从指令流队列中取指令 分析指令和执行指令 8086CPU功能结构图 总线控制逻辑 内部总线16位 总线接口部件BIU 执行部件EU 18086 8088微处理器的结构 完成16或8位二进制数的算术运算和逻辑运算 通用寄存器组包括数据寄存器和地址与变址寄存器 生成20位物理地址 CS 存放代码段段基址DS 存放数据段段基址SS 存放附加段段基址ES 存放堆栈段段基址IP 存放下一条要执行指令的有效地址EA 8086 6个字节8088 4个字节8086指令队列空2个字节 8088空1个字节 且EU部件没有要求BIU部件进入存取操作数等总线周期时 BIU部件就会自动从内存单元顺序取指令字节填满指令流队列 并行处理的优势 一条指令执行过程中可以取出下一条 或多条 指令 指令在指令队列中排队 一条指令执行完成后 可立即执行下一条指令 减少CPU为取指令而等待的时间 提高CPU的利用率和整个运行速度 18086 8088微处理器的结构 8086CPU的内部寄存器如图2 1所示 8086CPU内部有14个16位寄存器 可以分为以下三组 1 28086 8088的内部寄存器 18086 8088微处理器的结构 通用寄存器组 段寄存器组 控制寄存器组 数据寄存器 地址与变址寄存器 指令指针IP 标志寄存器FR AX BX CX DX 目的变址指针 DI 源变址指针 SI 基址指针 BP 堆栈指针 SP 数据寄存器 DX 计数寄存器 CX 基址寄存器 BX 累加器 AX 数据寄存器可分为两个8位 主要用于数据操作 地址指针寄存器主要用于地址操作 8086的16位通用寄存器是 AXBXCXDXSIDIBPSP8086的8位通用寄存器是 AHBHCHDHALBLCLDL对其中某8位的操作 并不影响另外对应8位的数据 18086 8088微处理器的结构 BX 常用做存放存储器地址 CX 作为循环和串操作等指令中的隐含计数器 数据寄存器 AX 使用频度最高 用于算术 逻辑运算以及与外设传送信息等 DX 常用来存放双字长数据的高16位 或存放外设端口地址 AX BX CX DX 目的变址指针 DI 源变址指针 SI 基址指针 BP 堆栈指针 SP 数据寄存器 DX 计数寄存器 CX 基址寄存器 BX 累加器 AX 数据寄存器可分为两个8位 主要用于数据操作 地址指针寄存器主要用于地址操作 2 18086 8088微处理器的结构 数据寄存器 SP 指示栈顶的偏移地址 不能再用于其他目的 具有专用目的 BP 数据在堆栈段中的基地址 SP和BP寄存器与SS段寄存器联合使用来访问堆栈 SI和DI 串操作类指令中 常用于存储器寻址时提供地址 通用寄存器的特殊用法 默认用法 2 段寄存器组8086 8088CPU可直接寻址1MB内存空间 存储空间采用分段技术 每段最大寻址64KB 逻辑段可在整个1MB存储空间内浮动 但段的起始地址低4位必须是0000B 这样在存放段地址时只存放高16位 作为段基址 18086 8088微处理器的结构 18086 8088微处理器的结构 操作 取指令 存取数据 堆栈操作 目的串操作 访问 代码段物理地址的构成 CS 10H IP 访问 数据段物理地址的构成 DS 10H EA 物理地址的构成 SS 10H SP 物理地址的构成 ES 10H DI 物理地址 段地址 10H 有效地址 2 18086 8088微处理器的结构 CS左移4位 2 18086 8088微处理器的结构 20位物理地址形成过程演示 表2 18086的基本段约定和允许的超越段 8086的基本段约定和允许的段超越如表2 1所示 表中的 表示不允许修改 2 18086 8088微处理器的结构 2 18086 8088微处理器的结构 控制寄存器组 作用 存放将要执行的下一条指令在现行代码段中的偏移地址 它与CS相结合生成指向指令的物理地址 特点 IP是一个专用寄存器 其内容由BIU部件自动修改 不能直接访问IP 但可以通过转移或调用指令改变其内容 作用 存放指令执行结果特征位和对CPU运行特点的控制位 特点 8086CPU中设置了16位标志寄存器 只用了9位 其余位用来扩展 9位标志分为6位状态标志和3位控制标志两类 AF 辅助进位标志AF 1 数据的第3位 半个字节 需要向前产生进位 借位 AF 0 数据的第3位 半个字节 不会向前产生进位 借位 CF 进位 借位标志CF 1 最高位需要向前产生进位 借位 CF 0 最高位不会向前产生进位 借位 PF 奇偶标志PF 1 结果的低8位中有偶数个1 PF 0 结果的低8位中有奇数个1 影响全部状态标志 加法 减法运算 影响部分状态标志 移位操作 不影响任何状态标志 数据传送指令 ZF 全零标志ZF 1 运算结果为全0 不包括进位的情况ZF 0 运算结果不为0 2 标志寄存器 16位 只用了其中9位 唯一能按位操作的寄存器 用于反映指令执行结果或控制指令执行形式 2 18086 8088微处理器的结构 6位状态标志 OF SF ZF PF CF AF作用 反映指令对数据作用之后 结果的状态 控制后续指令的执行 3位控制标志 DF IF TF作用 值不由数据运算结果决定 由指令直接赋值 决定后续指令执行情况 OF 溢出标志 指补码 OF 1 操作数超过了机器表示的范围 溢出 OF 0 操作数未超过了机器能表示的范围 不溢出 求解方法 最高位进位 次高位进位字节允许范围 128 127字允许范围 32768 32767 TF 跟踪 单步 标志位TF 1 每执行一条指令后 自动产生一次内部中断 使CPU处于单步执行指令工作方式 便于进行程序调试 用户能检查程序 TF 0 CPU正常工作 2 标志寄存器 16位 只用了其中9位 唯一能按位操作的寄存器用于反映指令执行结果或控制指令执行形式 2 18086 8088微处理器的结构 IF 中断允许 禁止标志位IF 1 允许外部可屏蔽中断 CPU可以响应可屏蔽中断请求 IF 0 关闭中断 CPU禁止响应可屏蔽中断请求 IF的状态对不可屏蔽中断和内部软中断没有影响 SF 符号标志SF 1 运算结果的最高位为1 如果为带符号数 则为负数 SF 0 运算结果的最高位为0 如果为带符号数 则为正数 带符号数的最高位为符号位 而无符号数的最高位为数值位 DF 方向控制标志位用于串处理指令 控制从前往后 还是从后往前对字符串进行操作处理 DF 1 每次串处理操作后使变址寄存器SI和DI的值递减 使串处理从高地址向低地址方向处理 DF 0 每次串处理操作后使变址寄存器SI和DI的值递增 使串处理从低地址向高地址方向处理 控制标志与状态标志的区别 控制标志 其值由系统程序或用户程序根据需要用指令设置 状态标志 由中央处理器执行运算指令 并根据运算结果而自动设置 调试状态时 标志位之值的符号表示 2 18086 8088微处理器的结构 芯片与其他部件的联系全靠在引脚上传送信息 这些信息可能自芯片向外输出 也可能从外部输入到芯片 还可能是双向的 指控制引脚使用有效时的逻辑电平 低电平有效的引脚名字上面加有一条横线 引脚名字上无横线者为高电平有效 另有一些引脚高 低电平均有效 分别表示不同的状态或数值 还有些引脚信号为边沿有效 2 28086 8088的引脚信号及工作模式 芯片引脚特性描述 信号引脚功能 信号的有效电平 信号流向 引脚复用 三态能力 引脚信号的定义 一个引脚具有两种或两种以上的功能 可以减少引脚的数量 三态 能力是指有些引脚除了能正常输出或输入高 低电平外 还能输出高阻状态 当它输出高阻状态时 表示芯片实际上已放弃了对该引脚的控制 使之 浮空 这样 与总线相连接的其它设备就可以获得对总线的控制权 系统转为接受总线的设备控制下工作 40条引脚 双列直插式封装采用分时复用地址 数据总线两种模式 最大模式 最小模式最大模式 两个或多个微处理器 多微处理器模式 一个主处理器为8086CPU 另外的处理器可以是浮点数协助处理器8087或I O处理器8089 最小模式 只有8086CPU一个微处理器 单处理器模式 2 28086 8088的引脚信号及工作模式 思考 如何选择两种工作模式 思考 何时传输地址 何时传输数据 2 28086 8088的引脚信号及工作模式 8086有40个引脚 其中第33 最小 最大模式 脚很关键 它是一条输入线 可以加高电平 也可以加低电平 由该线所加电平的高或低电平决定24 31引脚的功能 24 31引脚括号内为最大模式功能 其他引脚不受第33引脚的影响 我们把这部分引脚称为一般引脚 2 2 18086CPU的引脚及其功能 8086CPU的引脚线按照功能分为3类 2 28086 8088的引脚信号及工作模式 数据引脚线 地址引脚线 8086CPU引脚分类 控制引脚线 1 地址 数据引脚线AD0 AD15 分时复用的地址数据引脚线 双向 三态 T1期间作地址线A15 A0用 输出存储单元低16位地址 T2 T3期间作数据线D15 D0用 双向 写操作为T2 T3 读操作为T3 T2处于悬空状态 CPU响应中断及系统总线处理 保持响应 状态时 AD0 AD15处于悬空状态 2 28086 8088的引脚信号及工作模式 返回 S5 表示中断允许标志状态 S5 1表示中断允许标志IF 1 允许可屏蔽中断请求 S5 0表示IF 0 禁止可屏蔽中断请求 S6 指示8086当前是否与总线相连 S6 0表示8086连在总线上 A19 S6 A16 S3 分时复用 输出引脚 T1期间 作为20位地址线的高4位A19 A16 T2 T4期间作为S6 S3状态线用 2 28086 8088的引脚信号及工作模式 S4和S3状态组合与当前段的关系表 2 控制引脚线CPU在进行具体操作时所发出的控制信号 CPU的操作不同 使用的引脚线也各不相同 2 28086 8088的引脚信号及工作模式 启动复位和时钟信号 操作类型 最小 最大方式的读 写操作 总线请求和响应操作 中断请求和响应操作 控制数据和地址信息传送操作 CPU等待检测操作及其他信号 复位条件 至少保持4个时钟周期的高电平复位处理 除CS FFFFH外 包括IP在内的其余寄存器和指令流队列的值均为0 复位结果 从FFFF 0000H处开始执行程序 一般放置一条转移指令转到程序真正的入口地址 2 28086 8088的引脚信号及工作模式 启动复位和时钟信号 RESET复位信号 CLK时钟输入信号 提供了CPU和总线控制的基本定时脉冲 返回 2 28086 8088的引脚信号及工作模式 最小方式的读 写操作信号 选择信号 读信号 写信号 高电平 CPU当前访问存储器低电平 当前CPU访问I O端口 表示CPU正在对存储器或I O端口进行读操作 表示CPU当前正在对存储器或I O端口进行写操作 8086 8088CPU读写操作信号对照表 2 28086 8088的引脚信号及工作模式 返回 2 28086 8088的引脚信号及工作模式 总线请求和响应操作信号 HOLD总线保持请求信号 HLDA总线保持响应信号 HOLD 1 有总线请求 HOLD 0 无总线请求 当HOLD 1时 HLDA 1 表示CPU让出总线使用权 返回 HOLD和HDLA一对联络信号的应答关系 中断响应信号 CPU对中断请求信号INTR的响应 目的为了获取中断类型码 2 28086 8088的引脚信号及工作模式 中断请求和响应操作信号 非屏蔽中断 NMI 上升沿有效 可屏蔽中断 INTR和中断响应信号 不受中断允许标志IF的控制 也不能用软件进行屏蔽 返回 当INTR 1 并且中断允许标志位IF 1时 则CPU在当前指令周期结束后 转入中断响应周期 2 28086 8088的引脚信号及工作模式 控制信息传送操作的相关控制信号 ALE地址锁存允许信号 在任何一个总线周期T1状态 表示当前地址 数据复用总线上输出是地址信息 下降沿将地址信息锁存到锁存器 数据允许信号 数据发送 接收控制信号 CPU控制8286 8287等数据总线收发器的选通信号 有效时间 存储器访问 I O访问 中断响应周期 作用 控制8286 8287的数据传送方向 1时 发送 0时 接收 返回 2 28086 8088的引脚信号及工作模式 等待检测操作信号 高电平 CPU继续空转等待 低电平 退出等待 执行下一条指令 READY准备就绪信号 测试信号 作用 使CPU和低速的存储器或I O设备之间实现速度匹配 READY 1 按正常时序进行读 写操作 不插入TW READY 0 在T3和T4之间自动插入一个或几个TW 2 38086 8088CPU工作模式及其系统结构 2 3 1最小工作模式及其系统结构 最小模式系统特点 只有8086 8088一个微处理器 所有总线控制信号直接由CPU提供 将33号引脚接 5V 需要地址锁存器进行地址信息分流 需要使用总线缓冲器将数据信息分流到数据总线 2 38086 8088CPU工作模式及其系统结构 8位通用数据锁存器 分流20位地址信息 1 时钟发生器8284产生满足8086CLK要求的占空比1 3的时钟信号 还对复位信号RESET和准备好信号READY进行同步 2 38086 8088CPU工作模式及其系统结构 返回 8086有地址信号20位 AD19 AD0 一位高位数据线使能信号 它们都是与数据或状态分时复用的信号 共21位 采用3片8282对地址信号进行锁存 2 38086 8088CPU工作模式及其系统结构 2 地址锁存 8282芯片引脚图 2 38086 8088CPU工作模式及其系统结构 8282芯片与8086微处理器的详细连接图 ALE信号 地址 数据线 返回 由于8086数据是16位的 需要2片8286 8287 作用 增加数据总线的驱动能力 将数据信息分流到数据总线上 作总线收发器用 特点 三态输出 8位双向数据缓冲器区别 8286的8位输入信号和输出信号之间同相 8287反相 2 38086 8088CPU工作模式及其系统结构 3 数据收发 2 38086 8088CPU工作模式及其系统结构 当其为低电平时 开启缓冲器 高电平时 输出高阻 T 数据传送方向控制信号T 1 正向三态门接通 数据从A流向BT 0 反向三态门接通 数据从B流向A 连接方式 T 不用数据收发器时 ADl5 AD0 存储器或I O端口的数据线 2 38086 8088CPU工作模式及其系统结构 8286芯片与8086微处理器详细连接图 返回 3 VCC GND 电源 地 输入 8086VCC接入的电压为 5V 10 GND有两条 1引脚和20引脚 一个是电源接地 一个是信号接地 通常两者电位相同 特殊使用时有差异 2 28086 8088的引脚信号及工作模式 其他信号 高8位数据总线允许 状态复用引脚 8086存储体选择信号 低电平表示高8位数据总线有效 8086有16根数据线 与地址线A15 A0分时复用 而8088只有8根数据线与地址线AD7 AD0分时复用 2 2 28088CPU和8086CPU区别 外部引脚的区别 8086有总线高位有效信号 一次可读写8位或16位数据 而8088读写16位的数据需要两次访问存储器或端口 2 28086 8088的引脚信号及工作模式 2 28086 8088的引脚信号及工作模式 注意 8086和8088微处理器引脚的不同 2 28086 8088的引脚信号及工作模式 内部结构的区别8086的总线接口部件BIU中有一个6字节的指令队列 2个字节空余 BIU自动取指令到指令队列 8088CPU中只有一个4字节的指令队列 当8088指令队列有1个字节的空余时 BIU自动取指令到指令队列 2 2 28088CPU和8086CPU区别 8086CPU功能结构图 总线控制逻辑 内部总线16位 总线接口部件BIU 执行部件EU 接地 低电平 CPU工作于最大模式 双功能引脚 不同模式下有不同的名称和定义8个 24 31 引脚 一般引脚 除双功能引脚外的其他引脚功能同最小模式下的定义和功能 2 2 38086 8088CPU最大模式引脚 2 28086 8088的引脚信号及工作模式 1 总线周期状态信号 输出 三态 作用 在最大模式下 组合起来指出当前总线周期所进行的操作类型 2 28086 8088的引脚信号及工作模式 2 总线请求信号 总线请求允许信号 输入 输出 方向 双向有效电平 低电平作用 最大模式系统中8086 8088CPU和其它协处理器交换总线使用权的联络控制信号 两个信号类型相同 表示可同时连接两个协处理器 其中优先级较高 2 28086 8088的引脚信号及工作模式 三段有效 请求 允许和释放 2 28086 8088的引脚信号及工作模式 8086CPU 协处理器 RQ信号 请求使用总线 响应 T4或Ti周期输出一个GT信号 交出总线使用权 释放总线 输出一个低电平信号 3 总线封锁信号 输出 三态 低电平 CPU不允许其它总线主模块占用总线 该信号由指令前缀LOCK产生 高电平 撤消总线封锁 8086CPU处于2个中断响应周期期间自动变为低电平 以防止其它总线主模块在中断响应过程中占有总线而使一个完整的中断响应过程被间断 2 28086 8088的引脚信号及工作模式 4 QS1 QS0指令队列状态信号指示CPU内的指令队列的当前状态 以使外部 主要是协处理器 对CPU内指令队列的动作进行跟踪 表2 6QS1 QS0的组合和对应的含义 2 28086 8088的引脚信号及工作模式 2 38086 8088CPU工作模式及其系统结构 2 3 2最大模式和系统组成 最大模式下 除了8282锁存器和8286数据收发器外 还增加了8288总线控制器 2 38086 8088CPU工作模式及其系统结构 对CPU发出的控制信号进行变换和组合 获得对存储器和I O端口的读 写信号及对锁存器8282和总线收发器8286的控制信号 8288引脚如图所示 2 38086 8088CPU工作模式及其系统结构 与CPU相连 接收状态信息 确定当前CPU要执行的操作 发出相应的命令信号 接收时钟发生器的CLK信号 使8288与CPU及系统中的其它部件同步 I O端口读命令低电平 将所选中端口中的数据读到数据总线上 相当于最小模式中由CPU发出的控制信号和为低电平的组合 2 38086 8088CPU工作模式及其系统结构 中断响应信号 送往发出中断请求的接口 I O端口写命令 有效时 把数据总线上的数据写入被选中的端口中 它相当于最小模式系统中由CPU发出的控制信号有效和为低电平的组合 存储器读命令 有效时 被选中的存储单元把数据送到数据总线 它相当于最小模式系统中由CPU发出的控制信号有效和为高电平的组合 存储器写命令 有效时 把数据总线上的数据写入被选中的存储单元中 它相当于最小模式系统中由CPU发出的控制信号有效和为高电平的组合 2 38086 8088CPU工作模式及其系统结构 提前的存储器写命令 其功能与一样 只是提前一个时钟周期输出 提前的I O端口写命令 其功能与一样 只是提前一个时钟周期输出 ALE 地址锁存允许信号 相当于最小模式系统中的ALE 2 38086 8088CPU工作模式及其系统结构 主级连允许 外设数据允许信号 此功能取决于8288的输入控制信号IOB I O总线方式 DEN 数据总线允许信号 DEN有效 数据收发器把局部数据总线和系统数据总线连接 形成一个传输数据的通路 DEN无效 数据收发器使局部数据总线与系统数据总线断开 数据收发信号 2 38086 8088CPU工作模式及其系统结构 2 4 18086的存储器组织及其寻址1MB的存储单元 每个存储单元中存放一个8位的二进制信息每一存储单元用唯一的地址码 其地址范围00000H FFFFFH 字节编址 将存储器空间按字节地址号顺序排列的方式 2 48086的程序访问结构 字数据 将连续存放的两个字节数据构成一个16位的字数据 高8位存放在高地址单元 低8位存放在低地址单元 将低位字节的地址作为这个字的地址 规则字 偶地址对应低位字节 奇地址对应高位字节 非规则字 以奇地址开始的字 双字数据 4个字节 存放连续的两个字 高对高 低对低 以最低位字节地址作为它的地址 字节 字 双字在程序访问中都使用首地址 1 8086CPU存储体结构 2 48086的程序访问结构 存储单元的访问 奇地址 高字节 存储体512K 8bit 偶地址 低字节 存储体512K 8bit D0 D7 无效 有效 2 48086的程序访问结构 无效 有效 访问一个字 2 48086的程序访问结构 1 分段结构 将1M的存储空间划分成若干个段 每个段最大长度为64K 段基址就是指一个段的起始地址 逻辑段在物理存储器中可以是邻接的 间隔的 部分重叠的和完全重叠的等4种情况 在任一时刻 一个程序只能访问4个当前段中的内容 2 存储器的分段结构和物理地址的形成 2 48086的程序访问结构 图2 13段重叠结构示例 段1