数字电路实验课件.ppt

数字电路实验 曲靖师范学院物理系 陶昌Email ynqj138 实验一门电路逻辑功能测试 一 实验目的1 熟悉集成集成逻辑门电路逻辑的功能及应用 2 掌握集成电路的应用及测试方法 二 实验设备 数字电路实验箱集成电路74LS00 74LS86 74S64数字万用表示波器 三 实验内容及步骤 74LS20引脚图 连线原理图 多余输入端的处理 与非门多余输入端的处理或非门多余输入端的处理 表二 74S64引脚图 测试电路逻辑功能 A B Z 四 实验报告 画出实验电路 作出实测功能表 整理数据 写出实验报告 预习组合电路实验 实验二组合电路实验 一 实验目的1 熟悉集成集成电路分析方法 2 验证半加器和全加器的逻辑功能 二 实验设备 数字电路实验箱集成电路74LS00 74LS86 74S64万用表示波器 完成半加器测试填表 Z A B Y 加法器 加法器的基本概念及工作原理加法器 实现两个二进制数的加法运算1 半加器 只能进行本位加数 被加数的加法运算而不考虑低位进位 列出半加器的真值表 画出逻辑电路图 由真值表直接写出表达式 如果想用与非门组成半加器 则将上式用代数法变换成与非形式 由此画出用与非门组成的半加器 2 全加器 能同时进行本位数和相邻低位的进位信号的加法运算 由真值表直接写出逻辑表达式 再经代数法化简和转换得 根据逻辑表达式画出全加器的逻辑电路图 实验小结 常用的中规模组合逻辑器件包括编码器 译码器 数据选择器 数值比较器 加法器等 上述组合逻辑器件除了具有其基本功能外 还可用来设计组合逻辑电路 应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是 使用MSI芯片的个数和品种型号最少 芯片之间的连线最少用MSI芯片设计组合逻辑电路最简单和最常用的方法是 用数据选择器设计多输入 单输出的逻辑函数 用二进制译码器设计多输入 多输出的逻辑函数 表3 1 3 完成全加器测试填表 74LS86引脚图74S64引脚图 A B Si Ci 1 Ci 实验三555定时器的应用 一 实验目的掌握用555定时器构成的几种基本脉冲电路的方法 并验证其功能 学习脉冲形成与整形电路的调试方法 进一步熟悉用示波器测量方波信号周期及脉宽的方法 二 实验设备示波器数字万用表 数字实验箱 1 用555定时器构成多谐振荡器 三 实验内容及步骤 1 按图接线 用示波器观察Vo及VC端的波形及相位关系 并记录下来 Vo 5V 220 1 2 1u 2K 1 2 1K 1 2 4 8 7 6 2 1 5 3 555 1 R w R 2 R C V C 555 5 Vo Rd 8 6 7 1 2 GND 3 4 Vi1 Vo Vcc Vi2 Vic 数字实验箱面板图 2 测量振荡频率的范围 调RW测量振荡周期Tmin Tmax 并计算相应的 min和 max 将示波器扫速开关 T cm 上的微调旋钮旋置 校准 位置 此时 T cm 的指示值即为屏幕上横向每格代表的时间 再观察被测波形一个周期在屏幕水平轴上占据的格数 即可得信号周期T T T cm 格数 理论值 T 0 7 R1 2R2 C 2 用555定时器构成单稳态触发器 1 按图接线 2 在Vi端输入幅度 5V 并将各点波形按时间关系记录下来 3 用示波器测量出输出脉宽TW的值 理论值 方法同测周期 四 实验报告1 整理实验数据及结果 绘出实测波形图 2 将实测值与理论值比较 分析误差原因 五 思考题 写在实验报告中 1 怎样在单稳电路中加一窄脉冲形成电路 使其能处理宽脉冲触发信号 2 试改接电路 使其成为占空比可调的振荡器 组合逻辑电路 半加器全加器及逻辑运算 曲靖师范学院物理实验示范中心 赵德荣 三 预习要求 1 预习组合逻辑电路的分析方法 2 预习用与非门和异或门构成的半加器 全加器的工作原理 3 预习二进制数的运算 四 实验内容 1 组合逻辑电路功能测试图2 1 1 用2片74LS00组成图2 1所示逻辑电路 为便于接线和检查 在图中要注明芯片编号及各引脚对应的编号 2 图中A B C接电平开关 Y1 Y2接发光管电平显示 3 按表2 1要求 改变A B C的状态填表并写出Y1 Y2逻辑表达式 4 将运算结果与实验比较 图2 1 表2 1 2 测试用异或门 74LS86 和与非门组成的半加器的逻辑功能 根据半加器的逻辑表达式可知 半加器Y是A B的异或 而进位Z是A B相与 故半加器可用一个集成异或门和二个与非门组成如图2 2 图2 2 1 在学习机上用异或门和与门接成以上电路 A B接电平开关S Y Z接电平显示 2 按表2 2要求改变A B状态 填表 图2 2 表2 2 3 测试全加器的逻辑功能 1 写出图2 3电路的逻辑表达式 2 根据逻辑表达式列真值表 3 根据真值表画逻辑函数SiCi的卡诺图 4 填写表2 3各点状态 图2 3 表2 3 5 按原理图选择与非门并接线进行测试 将测试结果记入表2 4 并与上表进行比较 看逻辑功能是否一致 4 测试用异或 与或和非门组成的全加器的逻辑功能 全加器可以用来那个个半加器和两个与门一个或门组成 在实验中 常用一块双异或门 一个与或门和一个与非门实现 1 画出用异或门 与或门和非门实现全加器的逻辑电路图 写出逻辑表达式 电路图如图2 4所示 2 找出异或门 与或门和与门器件按自己画出的图接线 接线时注意与或非门中不用