D类功率放大器.doc

1 D 类功率放大器类功率放大器 摘要 摘要 该设计是以 FPGA 为核心 将输入的正弦信号通过前级放大 由 A D 采样转换为数字信号输入 FPGA 内 再由 FPGA 通过采样处理 采样输出 脉冲实现数字脉宽的调制 输出的 PWM 波驱动全桥中的大功率 MOS 场效应管 实现功率放大 最后经低通滤波器 重新获得正弦波信号 系统设计是基于 FPGA 的 PWM 的 D 类功率放大 实现全数字控制 效率高 输出功率大 噪 声性能好 关键字 关键字 D 类功放 脉冲宽度调制 FPGA LPF LowLow FrequencyFrequency PowerPower AmplifierAmplifier Abstract Abstract The design is based on FPGA as core input sinusoidal signal level before zoom converted by A D sampling digital signal input in FPGA then processed by FPGA through sampling sampling the output pulse of digital pulse width modulation PWM waves output driving high power MOS FET full bridge power amplifier last through low pass filter regain a sine wave signal System design is based on PWM for class d power amplification of FPGA realization of digital control high efficiency power output good noise performance Keywords Keywords Low Frequency Power Amplifier D class power amplifier Pulse Width Modulation FPGA LPF 2 目录目录 摘要 1 目录 1 一 引言 3 二 系统方案 3 2 1 总体方案论证与比较 3 2 2 模块方案论证与比较 3 2 2 1 SPWM调制方案论证与比较 3 2 2 2模数转换方案论证与比较 3 2 2 3滤波器方案论证与比较 4 2 2 4功率放大电路方案论证与比较 5 三 理论分析与设计 5 3 1 关于滤波器电感 电容的选择 6 3 2 关于 A D 芯片及其驱动的选择 6 3 3 全桥电路中 MOSFET 的选择 6 3 4 全桥驱动芯片的选择 6 四 电路与程序设计 6 4 1 电路设计 6 4 2 程序设计 7 五 测试方案与测试总结 7 测量仪器 7 5 1 输出功率的测量 7 5 2 通频带的测量 7 5 3 输入阻抗的测量 7 5 4 噪声电压的测量 8 5 5 失真度的测量 8 测试结果分析 8 六 设计总结 8 七 附录 9 7 1 AD 采样电路 9 7 2 光耦隔离电路 10 7 3 全桥驱动电路 10 7 4 低通滤波器 11 7 5 全桥电路 11 7 6 程序设计框图 11 3 7 7 部分程序 12 一 引言一 引言 传统的 A 类 B 类或 AB 类低频功放属于模拟功放 直接对模拟信号进行放 大 而放大器必须工作在线性放大区 实际转换效率不高 造成极大的能源浪 费 同时为了散热又必须加散热片 既占空间又提高成本 基于 FPGA 的 PWM 的 D 类低频功放与之相比 实现全数字在开关状态下工作 效率很高 大大减 少了功率损耗 在当今电子行业所追求的体积小 功率低 效率高的趋势下具 有广阔的应用前景 二 系统方案二 系统方案 2 12 1 总体方案论证与比较总体方案论证与比较 方案一 采用 AB 类功放 为了避免 B 类推挽式放大器的交越失真 在两个 管之间分别加偏置电压 使其工作在 AB 类状态下 原理图见图 2 11 图 2 11 方案二 采用传统的 D 类功放 D 类放大器是用音频信号的幅度去线性调 制高频脉冲的宽度 功率管工作在高频开关状态 通过 LC 低通滤波器后输出音 频信号 由于输出管工作在开关状态 故具有极高的效率 理论上为 100 实 际电路也能可达到 80 90 方案三 采用基于 FPGA 的 PWM 的 D 类功放 同样是采用 D 类功放 但是考 虑到载波的频率应约为 200k 500K 普通的模拟电路是无法产生高频率且稳定 的锯齿波 然而在 FPGA 内还可以实现脉宽调制 以及死区控制 全数字脉宽调 制 其框图见图 2 12 图 2 12 经综合考虑 AB 类功放效率实际不高 传统 D 类锯齿波发生器产生频率不 高且不稳 会造成后级脉宽的变化不能真实反映信号的信息 引起输出失真 方案三控制更为方便准确 因此选用方案三 2 22 2 模块方案论证与比较模块方案论证与比较 4 2 2 1SPWM2 2 1SPWM 调制方案论证与比较调制方案论证与比较 方案一 采用经典的 PWM 产生方法 载波 锯齿波 与输入正弦信号通过比 较器 转换比较器的珊瑚局即为所需的脉宽信号 当载波波幅大于输入波幅时 比较器输出为高电平信号 反正输出为低电平信号 这样即得到 SPWM 波 产生 电路图见 2 21 图 2 21 方案二 采用 FPGA 内部脉宽调制 综合考虑 方案一的前提是需要一个频率幅度稳定的锯齿波发生器 一个高 速的比较器 这些都不容易达到 方案二采用 FPGA 不仅可以产生高频的锯齿 波 而且可以在内部调制 并控制死区时间 大大减少了外部电路的复杂程度 提高了系统的稳定性 2 2 22 2 2 模数转换方案论证与比较模数转换方案论证与比较 方案一 采用单端输入的模数转换方法 其主要应用于输入信号电压较高 信号源到输入硬件的导线较短 它的优点是电路设计简单方便 易于操作控制 方案二 采用差分输入模式的模数转换方法 当输入信号受干扰时 差分 的两线会同时受影响 但电压差变化不大 其主要优点是抗干扰能力强 能够 有效抑制 EMI 时序定位精确 其应用电路见图 2 22 图 2 22 2 2 32 2 3 滤波器方案论证与比较滤波器方案论证与比较 方案一 采用平衡四阶 LC 低通滤波器 见图 2 31 5 图 2 31 方案二 采用平衡二阶 LC 低通滤波器 见图 2 32 图 2 32 综合考虑 四阶滤波器滤波效果更好 基波衰减更大 还原信号波形更细 腻 干扰更少 且在功率消耗上四阶同二阶无较大差别 因此选用平衡四阶滤 波器 2 2 42 2 4 功率放大电路方案论证与比较功率放大电路方案论证与比较 方案一 采用半桥功率放大电路 由两个三极管或 MOS 管组成的振荡 方案二 采用全桥功率放大电路 由四个三极管或 MOS 管组成的振荡 原 理图见图 2 4 图 2 4 经综合考虑 在电源 负载相同的情况下 全桥的额定输出功率是半桥额 定输出功率的 4 倍 全桥相对于半桥抗干扰能力更高 失真更小 因此选用方 案二 三 理论分析与设计三 理论分析与设计 3 13 1 关于滤波器电容 电感的选择关于滤波器电容 电感的选择 6 正确地选择元器件类型尅降低损耗减小失真 其中电感的额定直流电流应 等于或小于所需的最大电流 并且在电流变化时电感量得变化应小于 10 磁 芯材料也将会影响功放的谐波失真 应选择低损耗的磁芯 因此采用铁硅铝磁 环 滤波电容应选用聚酯 聚丙烯或聚碳酸酯电容 对于待设计的 LPF 滤波器而言 其计算公式为 M LK L base new KM C C base new 基准滤波器的截止频率 率待设计滤波器的截止频 M 基准滤波器的特征阻抗 抗待设计滤波器的特征阻 K 巴特沃斯滤波器的传递函数 四阶滤波器中参数如 14142 1 1 2 SS SH 下 L1 L3 16uH L2 L4 12uH C1 0 69uF C2 0 11uF 频率特性曲线见图 3 1 图 3 1 50KHz 截止频率下得频率特性曲线 3 23 2 关于关于 A DA D 芯片及其驱动的选择芯片及其驱动的选择 为了减少外界共模噪声的影响 适应低幅度信号的电路 所以选择采用具 有差分输入的模数转换器 ADS821 在拥有不错的抗干扰能力的同时 其时序定 位精确 能够有效抑制 EMI 为了提供 AD 的差分输入 就需要首先把单端变成 差分 因而选用了运放 AD8138 其高带宽 低失真性和差分输出有助于平衡输 入差分 ADC 是 ADC 的性能发挥到最大化 3 33 3 全桥电路中全桥电路中 MOSFETMOSFET 的选择的选择 在功放中要达到高性能的关键因素是功率桥电路中的开关 在开关过程中 产生的功率损耗 死区时间和电压 电流瞬时毛刺等应该尽可能的最小化来改 善功放的性能 由于 MOSFET 开关速度很快 对于这种功放它是最好的选择 它 是一个多数载流子器件 相对于 IGBT 和 BJT 它的开关时间比较快 其中 NMOSFET 的导通内阻远小于 PMOSFET 可以大幅度减少管耗 所以我们选择四个 7 NMOSFET 在同类 NMOS 管中 IRFI4024H 速度快 并且是 NMOS 对 但实际使用 发现其不易控制 IRF540N 其导通内阻小 反应速度也可以 易于控制 故 最终选用它 3 43 4 全桥驱动芯片的选择全桥驱动芯片的选择 功率 MOSFET 用作高压侧开关 被驱动饱和导通时 其对栅极驱动具有一 定的要求 可概括为 栅极电压应高于漏极电压 10 15V 栅极驱动电压应该 是随源极电位而对地浮动的 栅极驱动电路吸收的功率不会显著地影响总效率 为解决功率管高端驱动问题 选用了双通道高压 高速 MOSFET 栅极驱动芯片 IR2110 四 电路与程序设计四 电路与程序设计 4 14 1 电路设计电路设计 电路设计各模块功能及电路图设计详见附录 7 1 7 5 4 24 2 程序设计程序设计 程序设计框图详见附录 7 6 部分程序详见附录 7 7 五 测试方案与测试结果五 测试方案与测试结果 测试仪器 测试仪器 函数信号发生器 SP1641B 型 直流电压源 MPS 3005L 3 台式万用表 CDM 8045A 手持式万用表 VC 9806 双通道示波器 TDS 1002B 毫伏表 5 15 1 输出功率的测量输出功率的测量 测量方法 用函数信号发生器提供电压有效值为 5mV 的正弦输入信号 调 整其频率在 10Hz 50kHz 之间变化 用示波器测量 8 电阻负载上的电压信号 可以看到输出波形无明显失真 记录几个随机频率点处负载两端的电压有效值 利用公式即可求出输出功率 测量结果如表 1 所示 表 1 输出功率的测量结果 输入频率 Hz 101K5K10K30K40K50K U有效 8 958 948 918 908 888 708 68 PO10 019 999 929 909 859 469 42 5 25 2 通频带的测量通频带的测量 测量方法 方法同上 需要分别测量 20Hz 和 50KHz 附近处的电压有效值 如果这两点处的电压幅值大于 而小于 20Hz 和大于 50KHz 的 频率点的电压值小于 测量结果如表 2 所示 8 表 2 通频带的测量结果 U有效 V 8 958 958 948 888 687 586 4 输入频率 Hz 0 4931001K20K50K52K55 5K 5 35 3 输入阻抗的测量输入阻抗的测量 测量方法 不接负载 断开电源 在功率放大电路输入端之前串接一个 600 欧的电阻 R 在此外接电阻之前输入电压有效值为 5mV 正弦信号 用示波器 测量外接电阻端的信号电压有效值和原输入端的信号电压有效值 测量结果 测得5mV 2 5mV 根据可求得 600 5 45 4 输出噪声电压的测量输出噪声电压的测量 测试方法 将输入端接地 用交流毫伏表测量负载上的电压有效值 输出噪声电压 5 55 5 失真度的测量失真度的测量 测量方法 测量 8 电阻负载上的电压信号 用基波剔除法 即测量信号 中的基波和各次谐波的电压 获得基波和各次谐波的电压 从而计算出失真度 失真度 2 测试结果分析测试结果分析 经测试 全桥放大输出功率可达到 6W 以上 通频带达到 53K 左右 整机效 率达到 90 左右 基本达到基本要求和发挥部分的功能与指标 其中输出噪声 电压略高 电源及各模块间信号干扰未处理好 失真度略高于 1 谐波分量仍 有存在 可能是低通滤波器的电感电容未很好匹配所造成 六 设计总结六 设计总结 设计采用基于 FPGA 的单极性 SPWM 的 D 类功放 小信号经前级放大送入 ADC 由 FPGA 控制采样 处理后输出 SPWM 波 通过 MOSFET 驱动器后由全桥放 大输出 最后由 LC 低通滤波器还原出信号 系统基本完成了基本要求和发挥部 分的功能与指标 输出功率可以达到 5W 以上 且整机效率极高 但失真度约为 2 输出噪声电压略高 为减少谐波 可以提高滤波器的电感电容匹配度 为 降低输出噪声电压 可通过改善电源 及各模块之间的数字模拟地处理 9 七 附录七 附录 7 17 1 A DA D 采样电路 实现模数转换 见图采样电路 实现模数转换 见图 7 117 11 及及 7 127 12 图图 7 117