基于TMS320F2812的电能质量监测系统的数据采集模块.doc

0 基于 TMS320F2812 的电能质量监测系统的数据采集模块 摘要 电能质量监测系统 其定义为收集数据上的电压和电流 并发送到某处有用的数据 并且要将这些数据变换成决策信息 数据采集模块使用外部 16 位 A D 转换芯片来完成模 拟和数字转换 针对电压和电流信号 对这些信号进行分析 由于传统的电能质量监测系 统的不足之处 本文提出了一种基于 TMS320F2812 的电能质量监测的新方法 该系统的 DSP 芯片强大的数据处理能力和系统资源被得以运用 来将同步采样信号进行处理 并且 电能质量的 5 项指标也继而被分析和存储 实验结果告诉我们 TMS320F2812 是满足实时 性要求的 可以快速 准确地反映电力系统电能质量指标的变化 因此 该系统很好地适 应了电力系统的电能质量监测的要求 ADS8364 芯片的功能和原理也在本设计中给出介绍 此外 还给出了 ADS8364 同 TMS320F2812 的接口电路和 TMS320F2812 的最小系统设计 最后 给出了采样系统的软件设计 其中重点设计了初始化和中断程序 关键词 电能质量监测 数据采集模块 TMS320F2812 ADS8364 模数转换 1 DESIGN ON DATA ACQUISITION MODULE OF SYSTEM FOR POWER QUALITY MONITORING BASED ON DSP TMS320F2812 ABSTRACT System for Power quality monitoring is a process which collects data about voltage and electric current sends it to somewhere in need of it and transforms those data into information decision making Its data acquisition module using external 16 bit analog digital converter accomplishes analog digital conversion of voltage and electric current signals and at the same time analyses these signals Because of the shortcoming of the traditional monitoring systems of power quality this article advances a new monitoring method of power quality which is based on TMS320F2812 The system makes use of the powerful data processing capability and the wealth of system resources of DSP to process the sampled signals Thereby the system can analyze and display the five targets of the power quality The results of the experiment show that the speed of TMS320F2812 processing data can satisfy the requirement of the online monitoring The system can reflect the changes of each power quality target quickly and accurately Therefore the system can be well adapted to the power quality monitoring requirements This design introduces the trait and principle of the ADS8364 and shows interface circuit between ADS8364 and TMS320F2812 and besides it displays the minimum system of TMS320F2812 In the end this design provides software design of acquisition system which emphasizes initialization and interrupt programs Key words power quality monitoring data acquisition module TMS320F2812 ADS8364 analog digital conversion 2 目 录 1 绪论 4 1 1 基于 TMS320F2812 的电能质量监测系统的背景 目的与意义 4 1 2 1 电压偏差 5 1 2 2 电压波动与闪变 5 1 2 3 频率偏差 5 1 2 5 三相电压不平衡 5 1 2 6 电网频率 5 1 2 7 公用电网谐波 6 1 3 电能质量监测系统的数据采集模块 6 2 采样系统的硬件设计 8 2 1 ADS8364 芯片的特性 8 2 2 TMS320F2812 的介绍 9 2 2 1 TMs320F2812 的结构 9 2 2 2 TMS320F2812 的性能 9 2 3 ADS8364 与 TMS320F2812 的接口电路 10 2 3 1 TMS320F2812 的最小系统设计 10 2 3 2 ADS8364 的接口设计 12 2 3 3 ADC 的初始化操作 13 3 采样系统的软件设计 13 3 1 采样系统的软件设计流程 13 3 2 采样系统的软件程序设计 14 3 2 1 PWM 波形原理 14 3 2 2 初始化及控制程序 16 3 2 3 主程序及中断程序 18 4 结论 19 谢辞 21 参考文献 22 3 1 绪论 电力能源是一个经济实用 易于清洁 容易转移 管理和转换的能源 供用双方均对 电力产品的质量加以保证 由电力部门向电力用户提供 现今 作为一个进入市场的商品 和其他商品相差无几 毫无疑问也对质量有相关的重视 影响正常工作的电气设备的电源 问题 电能质量的下降 早在一开始的电力供应时就造成的电力供应双方的关注 在仪器 仪表 工业监测和测量分析领域 借助于新型的数字信号处理技术 数字信号处理器得到 迅速发展并且广泛应用 作为人工智能监控测量和控制分析过程的必须的环节 数字信号 的采样 分析和处理成为了 DSP 最为广泛的应用 在图像处理 暂态信号监测 无线电 雷达信号分析 医疗成像仪器和工业现场控制等领域 有对高速连续变化的模拟信号进行 同步数据采集处理的要求 因此 系统的电路上的交流信号的高速 AD 的收集是非常重要 的 一整个系统体系的优良与否 精度性能和可靠性能 都取决于设计的好坏 所以 对 电能质量信号的采集的工作原理的研究和优化其设计思路成为了重要的课题 文章中给出 了基于 TI 公司的 F2812 芯片与模数转换芯片所构成的具有实时性 同步性 精密性的数据 采集系统 1 1 基于 TMS320F2812 的电能质量监测系统的背景 目的与意 义 电网的发展与时俱进 确保良好的电能质量已然变成了一项重要的工作 电能质量 监测系统 实时跟踪网络参数的变化 电网参数在这个过程中被记录与处理 它可以提供 给电能质量一些重要的实时依据 这是基于 TMS320F2812 的电能质量监测系统的背景 然而 常规监测设备的高频瞬态复杂的采集和处理是比较困难的 这样的高速处理能力的 有许多特性的 强劲的电能质量检测系统对我们有重大的意义 为此 TMS320F2812 型的 DSP 成为了本课程设计的核心 来服务于电能质量检测系统 并对它的数据采集模块进行 重点设计 其中 利用了外部的 16 位模数转换芯片来进行模数转换 达到对数据进行处理 的目的 1 2 电能质量及其指标 4 电压 频率和波形是严格意义上的用以衡量电能质量的主要指标 而从较为一般地意 义上而言 其含义包括几方面的优质供电 如电压的质量 电流的质量 供电的质量和用 电的质量 准确来讲能够把它定义为 由于电压 电流或频率的偏差从而致使用电设备故 障或不能正常工作的 它所涵盖的内容包括以下几项内容 电压偏差 频率偏差 谐波及 其引起的波形畸变 三相平衡度 电网频率 公用电网谐波 等 2 1 2 1 电压偏差 电力系统常规运作产生的电压偏移被称为电压偏差 通过实测电压同标称系统电压之 差或其百分值来表示 造成电压偏差有诸多原因 例如 供电距离超过合理的供电半径 供电导线截面选择不当 电压损失过大 线路过负荷运行 用电功率因数过低 无功 电流大 加大了电压损失 以及冲击性负荷 非对称性负荷的影响 1 2 2 电压波动与闪变 电压波动是指工频电压包络线发生了一连串改动或者周期性的变动 通常 将两个电 压波形极值电压均方根值之差相对于额定电压 U 的百分数作为其指标 电压波动和闪变的 负面影响表现在 照明灯光闪烁 引起人的视觉不适和疲劳 影响工效 电视机画面亮度变 化 垂直和水平幅度摇动 电动机转速不均匀 影响产品质量 使电子仪器 电子计算机 自动控制设备等工作不正常 影响对电压波动较敏感的工艺或试验结果 1 2 3 频率偏差 电力系统负荷在不断地变动 电源出力及其调节系统追随负荷变化又有一定的惯性 致使系统频率总是一直处于变动的状态中 频率偏差是指电力系统频率的实际值和标称值 50Hz 之差或其差值 f 与标称值之比的百分数 f 表示 1 2 4 谐波分析 谐波源造成实际的电压波形偏离正弦波 这种现象被称为电压正弦波形畸变 通常以 谐波来表示 利用快速傅立叶变换 FFT Fast Fourier Transform 信号中各次谐波分量从频 域中分离出来 从而将各次谐波的幅值和相角求出来 谐波研究具有含义 这主要是因 为谐波的伤害相当严重 谐波导致电能的生产 输送和使用的效率降低 使电气设 备发热 形成振动和噪声 同时让绝缘老化 使得使用寿命缩短 以至于发生故障或 烧毁 1 2 5 三相电压不平衡 电力系统中三相不平衡的程度用三相电压不平衡来进行表示 通常用电压或者电流负 序分量同正序分量的方均根值百分比表征 严重的三相不平衡会造成对变压器的危害 对 5 用电设备的影响 以及对线损的影响 1 2 6 电网频率 我国电力系统的标称频率为 50Hz 依照 GB T15945 2008 电能质量电力系统频率偏 差 中所具体的规定 电力系统正常运行条件下频率偏差限值为 0 2Hz 在系统容量处于 较小范围的时候 偏差限值可放宽至 0 5Hz 与此同时 关于系统容量大小的界限的标准 被没有确切说明 在 全国供用电规则 中做出了说明 供电局供电频率的所能够允许的范 围差距 其电网容量于 300 万千瓦及以上者为 0 2HZ 电网容量于 300 万千瓦以下者 为 0 5HZ 从现实来看 全国各大电力系统的实际运行都停留在不大于 0 1HZ 范围之内 1 2 7 公用电网谐波 依照 GB T14549 93 电能质量公用电网谐波 中规定 6 220kV 各级公用电网电压 相电压 总谐波畸变率是 0 38kV 为 5 0 6 10kV 为 4 0 35 66kV 为 3 0 110kV 为 2 0 对谐波电流的用户注入有相关要求 即其允许值需要确保所有级别电网谐波电压 在限值的范围之内 所以各级电网谐波源形成的电压总谐波畸变率的国家标准为 0 38kV 为 2 6 6 10kV 为 2 2 35 66kV 为 1 9 110kV 为 1 5 另外 220kV 电力网络以 及及其供电的电力用户要依据本标准 110kV 来运营 1 3 电能质量监测系统的数据采集模块 电能质量监测就是收集关于电压和电流的数据 发送对某处有用的数据 并将那些数 据转换成决策信息的过程 电能质量监测系统的数据采集模块主要包括输入信号调理模块 和 AD 转换模块 1 3 1 输入信号调理模块 输入信号调理模块的关键技术在于对电压信号的精确采集 传统的电压传感器采用电 磁型互感器 在设计时仅仅考虑精确传递 50Hz 的标准正玄波 因此电磁型互感器二次侧 很难真实反映一次侧待测电压电能质量指标 基于霍尔原理的霍尔电压传感器克服了电磁 型互感器只适用于 50Hz 工频测量的缺点 只需外接正负直流电源 被测电压母线只需接 于原边端子 然后在副边端再做一些简单的连接即可完成主电路与控制电路的隔离检测 电路设计非常简单 它具有如下的特点 1 可以测量任意波形的电流和电压 如直流 交 流 脉冲波形等 甚至对瞬态峰值的测量 副边电流忠实地反映原边电流的波形 而普通 互感器则是无法与其比拟的 它一般只适用于测量 50Hz 正玄波 2 原边电路与副边电路 之间完全电绝缘 绝缘电压一般为 2 12kV 特殊要求可达 20kv 3 精度高 在工作温度 6 区内精度优于 1 该精度适合于任何波形的测量 而普通互感器一般精度为 3 且适合 50Hz 正玄波形 4 线性度好 优于 0 1 5 动态性能好 响应时间 50A us 6 工作频带宽 在 0 100kHz 频率范围内精度为 1 在 0 5kHz 频率范围内精度 为 0 5 7 测量范围 霍尔传感器模块为系统产品 电流测量可达 50kA 电压测量可达 6400V 8 过载能力强 当原边电流超负荷 模块达到饱和 可自动保护 即使过载电流 是额定值的 20 倍时 模块也不会损坏 9 模块尺寸小 重量轻 易于安装 它在系统中 不会带来任何损失 10 模块的高灵敏度 使之能够区分在 高分量 上的弱信号 可靠 性高 1 3 2 模数转换模块 电能质量检测系统的核心部分是数模转换模块 DSP 通过 2 3 个模数转换通道对传感 器电流进行采集 获得三个相电流 霍尔电流传感器采集的是模拟量信号 并采用双重保 护 防止相电流过高造成对 DSP 的冲击损坏 即信号经过 RC 滤波后连接至一个运算放大 比较器 比较器有一个参考电压 当信号低于这个参考电压时 信号经过运算放大后输出 当信号超过这个参考电压时 说明逆变器发生过流情况 比较器输出低电平将其所连接的 引脚电平拉低 从而把监测到的信号偏置到模数转换内核正常的输入范围 实现对芯片的 保护 电力系统中高次谐波以及暂态电能质量指标测量对模数转换芯片的要求非常高 如果 采用 12 位分辨率的模数转换芯片 对 15 次谐波而言至少会引起 1 67 的误差 而在实际 谐波测量中一般需要测量 30 次以上谐波 这样产生的误差影响会更大 高次谐波测量数据 将没有可信性 因此 电能质量检测仪中模数转换器的分辨率至少应保证为 14 位以上 F2812 芯片内置的 12 位模数转换模块无法满足电能质量分析的需要 要测量 30 次谐波并 得到精确的分析结果 必须外接模数转换芯片 这里选用 16 位并行输出的模数转换芯片 ADS8364 此数模转换芯片将模拟信号转换成数字信号 模数转换接受控制芯片 F2812 的指 令 设定 A D 转换部分的采样率 控制 A D 转换 进行数据预处理 数据就绪后 通过 ADS8364 的 EOC 信号通知 DSP2812 由 F2812 将数据读出并且进行计算处理 数据采集 模块结构如图 1 3 所示 7 图 1 3 数据采集模块系统结构 2 采样系统的硬件设计 本数据采集系统对数据传输的精度 速度有一定的要求 故装置的信号采样和模数转 换选取 ADS8364 和 TMS320F2812 芯片来完成 ADS8363 芯片是 16 位并行输出的芯片 能大大减少测量误差 满足数据传输的精度要求 ADS8363 芯片的高速并行接口也能满足 速度的要求 待测线路上的信号先分别经过变压和信号调理 以使其变为适合采样的信号 再进入采样模块 采样模块要对高速交变模拟信号进行采集 4 2 1 ADS8364 芯片的特性 ADS8364 是美国 TI 公司生产的一种具有高速性 低能耗性 6 通道同步采样转换的 16 位模数转换器 它采用了单 5 V 供电的 16 位高速并行接口的高性能模数转换芯片 芯片 之上带有 2 5 V 的基准电压源 作为 ADS8364 的参考电压 3 个转换速率为 250 KB s 当外 部时钟为 5 MHz 的 ADC 构成了 ADS8364 主要部分 ADC 的结构为 每个 ADC 具有 2 个 模拟的输入信道 采样保持器置于每个通道中 3 个 ADC 对应 3 对模拟输入端 我们可以对这 之中的 1 或 2 对输入信号同时进行采样保持 接着一个一个进行转换 6 个通道能够同时采 样 所以很适用于同时采集多种信号的环境下 此六个通道对应的三个保持信号 分别为 HOLDA HOLDB HOLDC 通过这三个保持信号 能够触发所规定通道的转换 当三个保 持信号在同一时间被选通时 6 个寄存器将储存转换的结果 相对于每一个读操作 ADS8364 都会输出十六位数据 另外 地址 模式信号 A0 A1 A2 决定了选择如何从 8 ADS8364 读取数据 其中 地址 模式信号有三个模式可以加以选取 单通道 单周期或 FIFO 模式 只要使 ADS8364 的 HOLDX 保有不少于 20ns 的低电平 转换就开始 经过 这个低电平 各个通道的采样保持放大器将在同一时间处于保持状态 并且 各路通道将 进行转换 转换的结果会被存入输出寄存器 在那之后 引脚 EOC 的输出便会维持半个时 钟周期的低电平 要使数据能够读出到并行输出总线 可以置 RD 和 CS 为低电平 即使 以最大吞吐率工作 ADS8364 的取样 保持模块的输入带宽仍然大于 ADC 的奈奎斯特频 率 典型的带宽是 300MHz 当常规执行时 REFOUT 与 REFIN 连接可以为 ADS8364 提 供 2 5V 的参考电压 ADS8364 本身产生的噪声是很小的 但是为了得到更好的性能 输 入信号的噪声峰值必须小于 50uV 当外设时钟使用 5MHz 的频率时 ADS8364 的转换时 间是 3 2us 相关的采样时间是 0 8us 读取数据通过在下一个转换期间执行以期得到最大 的输出数据率 表 2 1 是 ADS8364 的关于本设计的重要管脚及其功能 表 2 1 ADS8364 的重要管脚及其功能 管脚功能 EOC CLK RD CS DB0 DB15 A0 A2 HOLDA HOLDB HOLDC RESET 标志着转换的结束 可接入外部的时钟源并与其同步 读信号 低电平有效 片选信号 低电平有效 16 位数据位 地址线 保持命令 A 保持命令 B 保持命令 C 复位信号 低电平有效 2 2 TMS320F2812 的介绍 TMS320F2812 是 TI 公司推出的32位定点 DSP 芯片 随着制造工艺的成熟 生产规 模的扩大 生产成本的下降 TMS320F2812 成为目前性价比最高的 DSP 芯片之一 它不 但具有强大的数字信号处理能力 而且还具有较为完善的事件管理能力和嵌入式控制能力 因此被广泛应用于工业控制 特别是应用在处理速度 处理精度方面要求较高的领域 或 者是应用于需要大批量数据处理的测控场合 例如工业自动化控制 电力电子技术应用 9 智能化仪器仪表 电机伺服控制系统等 2 2 1 TMs320F2812 的结构 TI 公司推出的 DSP 一改传统的冯诺依曼结构 采用了先进的哈佛总线结构 哈佛总线 的主要特点是将程序和数据放在不同的存储空间内 每个存储空间都可以独立访问 而且 程序总线和数据总线分开 从而使数据的吞吐率提高了一倍 而单片机一般采用的冯诺依 曼结构将程序 数据和地址存储在同一空间中 统一进行编码 根据指令计数器提供的地 址的不同来区分程序 数据和地址 这样 程序和数据的读取不能同时进行 从而影响了 系统的整体工作效率 2 2 2 TMS320F2812 的性能 1 F2812 芯片采用了高性能的 CMOS 技术 其 CPU 主频高达 150M 时钟周期为 6 67ns 另外 它采用低功耗设计 当内核电压为 1 8v 时 主频为 135MHz 当内核电压 为 1 9v 时 主频为 150MHz I O 口引脚电压为 3 3V 2 F2812 具有高性能的 32 位中央处理器 一个周期内能够完成 32 位 32 位的乘法累 加运算 并且 具有快速的中断响应和中断处理能力和统一的寄存器编程模式 2 3 ADS8364 与 TMS320F2812 的接口电路 本采集系统需要针对高速且交替变换的模拟信号完成采集任务 从而要选择 TI 公司的 高精密性的 ADS8364 作为模数转换芯片 三种方式构成了 ADS8364 的数据读出 有直接 地址读方式 FIFO 读方式 循环读方式 2 3 1 TMS320F2812 的最小系统设计 DSP 最小应用系统设计含有硬件设计同调试部分这两个部分 硬件设计部分通常情况 下包含电源和复位电路 时钟电路 JTAG 电路以及外接电路的相关设计 最小系统芯片 是 DSP 控制系统的核心部件 通过在其外部环节加入扩展板 可以使系统具有相应的功能 系统模块如图 2 3 1 所示 图 2 3 1 TMS320F2812 的最小系统设计的系统模块图 1 电源电路的设计 10 本设计采用外部 5V 直流电压供电 通过 DC DC 器件产生 3 3V 的内核电压 VDD 和 1 8V 的 I O 电压 电源芯片 TPS767D318 为双电源输出 一路为 3 3V 一路为 1 8V 每路 电源的最大输出电流为 1A TI 公司的 TPS767D318 电源芯片属于线性降压型 DC DC 变换 芯片 能够通过 5v 的电源形成两类不一样的电压 它的最大输出电流为 1A 那么一片 DSP 芯片和少量外设电路的输电需要将得到满足 此芯片有自身携带的电源检测及复位管理模 块 对于电源和复位电路的设计 能很方便的得以实现 芯片还提供两个宽度为 200ms 的 低电平复位脉冲 本设计的复位信号分两种 上电复位和手动复位 上电复位由芯片 TPS767D318 产生 手动复位由电阻电容组成的电路产生 具体电路图如 2 3 1 1 所示 图 2 3 1 1 电源电路 2 时钟部分 为 DSP 芯片提供时钟一般有两种方法 采用晶体和采用外部有源时钟芯片 本设计采 用前者 它利用了 DSP 芯片内部所提供的晶振电路 在 DSP 芯片的 X1 和 X2 之间连接一 晶体可启动内部振荡器 本文利用外部有源时钟方式 通过选取 3 3v 供电的晶振来实现时 钟设计 晶振的频率为 30MHz 通过设置 PLL 来将 F2812 调节至最高的工作频率 为 150MHz 如图 2 3 1 2 所示的晶振电路 图 2 3 1 2 晶振电路 11 3 仿真部分 这一部分将作为程序的调试和烧录所用 F2812 芯片提供了 5 个标准的 JTAG 信号和 两个仿真引脚 透过仿真引脚 来实现仿真 与传统电路仿真相比 扫描仿真消除了由于 电缆过长而引起的信号失真和仿真插头的可靠性差的问题 另一个扫描仿真的优点就是 能够进行在线仿真使得调试过程极为方便 图 2 3 1 3 显示了 JTAG 接口电路 图 2 3 1 3 JTAG 接口电路 2 3 2 ADS8364 的接口设计 ADS8364 采用 5V 模拟电源和数字电源 而其内部的缓冲器采用与 TMS320F2812 相 同的 3 3V 电压 缓冲器电压允许直接连接到 3V 或 5V 电压系统 TMS320F2812 的 I O 电 压为 3 3V 因此 若使用该元件 ADS8364 的 BV 必须设置成 3 3V 在这个设计中 ADS8364 采用的是 4MHz 时钟 每个通道的吞吐率最大可达 200kB s 将 ADS8364 的地址线 A 2 0 接到 TMS320F2812 的地址线 当 A0 接到数字地 A2 和 A1 接到电源上可迫使 ADS8364 进入周期模式 在这个模式中 转换器可自动对六 个通道进行采样 并可将数据按从 A0 到 C1 的顺序传送到输出端 将 ADS8364 的 BYTE 引脚接到电源上 可以使能字节模式 在这个模式中 要从 ADC 中正确地读取数据 需要对每个通道进行两次连续的读操作 第一次读取的是转换数 据的高位字节 第二次读取的是低位字节 假如通道信息要作为数据输出的一部分 那么 应将 ADS8364 的 Add 引脚也接到电源上 读取数据时 需要对 ADS8364 的每个通道进行 三次读操作 第一次读取通道和数据信息 后两次分别读取高位和低位数据 将 ADS8364 的 BYTE 接地 则转换结果将从 D0 D15 并行输出 由于 F2812 采用 16 位数据读取的方式 所以本设计将 BYTE 接地 具体的连接电路如图 2 2 2 所示 12 图 2 2 ADS8364 与 DSP 的连接电路 在本系统中 PWM 电路的 PWM1 PWM2 PWM3 与 8364 的 HOLDA HOLDB HOLDC 信号相连 控制 6 个模数转换通道的采样与保持 EOC 连接 到 F2812 的 EXT INT1 2 3 3 ADC 的初始化操作 触发 ADS8364 的复位引脚 RST 可以确保读指针指向第一个数据位置 作为 TMS320F2812 初始化的一部分 由 TMS320F2812 的通用输入输出口 GPIOF0 提供给 ADS8364 的引脚 RST 当系统时钟稳定后 被触发为低电平 从而确保了从 ADC 输出的 数据对应于通道 A0 A1 B0 B1 C0 C1 的排列 对于每一个转换通道 EOC 均是低电平信号 ADS8364 可为 TMS320F2812 提供三个 脉冲 每个脉冲信号表明一个转换的结束 当 ADC 的这三个引脚同时置低时 三个通道 被认为有效并同时进行转换 另外 EOC 引脚也可被连接到 TMS320F2812 的一个中断引 脚 以触发一个读周期 ADS8364 的片选 CS 是一个有源低电平输入信号 当 CS 为高时 并行输出引脚处于 高阻态 当 CS 为低时 并行数据线反映了输出缓冲器的当前状态 为了正确地从 ADS8364 的并行数据总线上读取数据 ADS8364 必须被片选 CS 选中后才能进行读操作 ADS8364 的读信号端也是有源低电平信号 当 CS 为低时 在读信号的下降沿 ADS8364 中寄存器的内容将被更新 这意味着在每个读序列之前 RD 信号必须被触发 这样才能更新输出缓冲器 通过 TMS320F2812 的中断子程序将 ADS8364 的 RD 引脚置低 可以保存输入的数据 之后可再将 RD 引脚置高 13 3 采样系统的软件设计 C 语言以及汇编语言混合编程组成了 DSP 的软件设计 通过基于汇编语言的 FFT 算 法 能够实现提高程序代码的效率 C 语言编程则运用于其他部分 对于增强程序可读性 便于程序调试很有帮助 这个系统的软件设计内容包括这几个部分 DSP 内置外围电路的 驱动 模数转换启动 数据的实时采集 硬件的底层操作在这些驱动程序中完成 一般要 求及时对数据进行处理 所以应该在中断处理模块中操作 本软件设计的着重点在于模数 转换的启动和利用中断程序完成数据的实时采集 3 1 采样系统的软件设计流程 ADS8364 的软件设计流程如下 首先 利用 TMS320F2812 芯片的事件管理器中的全 比较单元产生保持 hold 信号给 ADS8364 当 ADS8364 接收到此信号并且其 3 个 ADC 通 道引脚保持了 20ns 的低电平时 模数转换开始 其次 利用 TMS320F2812 芯片的外设中 断引脚来接收 ADS8364 转换完成时传来的 EOC 低电平信号 进而触发中断服务程序 最 后 在中断服务程序中将引脚 RD 置低以使 ADS8364 转换结果寄存器中的数据从并行总线 上读出 3 2 采样系统的软件程序设计 系统程序设计分为两个部分 系统初始化和主程序 其中初始化模块只在系统上电时 执行一次 主要是对系统状态寄存器的设置 中断标志和允许的设置 看门狗的设置 定 时器初始化 通用 I O 口的设置和初始化 初始设置完成并得到开机信号后 系统进入 循环等待状态 主程序包括保持信号的开启 中断程序的开启 3 2 1 PWM 波形原理 为了达到采样系统实时性的要求 本文设计了在 ADS8364 的每个转换周期内对 6 路 ADC 同时采集一次 因为利用 F2812 的全比较单元来作为 ADS8364 的保持信号 所以要 对全比较单元产生 PWM 波形的原理加以介绍 首先 先介绍 F2812 的通用定时器的比较操作和 PWM 波形的原理 PWM 简称脉宽 调制 是利用微处理器的数字输出来对模拟电路进行控制的一种非常有效的技术 简单来 讲 它是矩形脉冲波 以周期 频率和占空比来描述 在事件管理器中 每个通用定时器 都有一个比较寄存器 TxCMPR 和一个 PWM 输出引脚 TXPWM 通过定时器计数器寄存器 14 TXCNT 的值不断与比较寄存器比较 当 TXCNT 的值等于 TXCMPR 的值时 就发生了比 较匹配事件 如果中断使能 则产生一个比较中断的请求 当 T1CNT 工作于连续增计数 模式时 T1PWM T1CMP 引脚输出不对称的 PWM 波形 此时 T1 的控制寄存器 T1CON 的位 TMODE 值为 2 当发生比较匹配时 如果 T1CON 的 TECMPR 位为 1 定时器比较 操作被使能 同时 GTCONA 的 TCMPOE 位为 1 定时器比较输出被使能 引脚 T1PWM T1CMP 的电平就会发生跳变 从而输出不对称的 PWM 波形 引脚的输出极性由 GPTCONA 的位 T1PIN 的值来决定 如果 T1PIN 的值为 2 T1PWM T1CMP 的输出极性 为高电平有效 即一个计数周期中 比较匹配后输出高电平 其余时间输出低电平 下面来推导 PWM 波形的参数 当定时器 T1 工作于连续增计数模式时 一个周期为 T1PR 1 个定时器时钟脉冲 假设定时器计一次数所需要的时间为 t 则定时器计数一个周 期所需的时间为 3 1 tPRTT 11 其中 定时器的时钟频率 TCLK 的倒数就是每一个时钟脉冲的时间宽度 t 3 2 s TCLK t 1 T1 计数一个周期所花的时间 3 3 TCLK PRT tPRTT 11 11 当 T1PIN 为高电平有效时 占空比为 3 4 11 111 PRT CMPRTPRT D 当 F2812 的外部晶振频率为 OSCCLK Hz 时 通过 F2812 内部的锁相环 PLL 模块得到 系统时钟 SYSCLKOUT 假设 PLL 寄存器的值为 m 则 3 5 0 2 mmOSCCLKSYSCLKOUT 取 OSCCLK 30MHz m 10 则 SYSCLKOUT 就等于 150MHz 达到 F2812 所能支持 的最高时钟频率 SYSCLKOUT 信号需要通过高速预定标因子才能得到提供给高速外设的 高速时钟 HSPCLK 假设高速预定标寄存器的值为 n 则 3 6 0 2 nnSYSCLKOUTHSPCLK 对于定时器 T1 的时钟 取决于 T1 控制寄存器 T1CON 中的第 10 8 位 定时器输入时 钟预定标因子 TPS 的值 假设其值为 P 则 3 7 PHSPCLKTCLK 2 15 在本设计中 P 取 0 n 取 1 则 TCLK 75MHz 由于本设计需要用到 3 个 PWM 波形输出来作为 HOLD 信号 而定时器比较功能只能 产生 2 路 PWM 波 所以选用全比较单元来生成 PWM 波 全比较单元生成 PWM 时 原 理与定时器比较功能相类似 只不过全比较的波形生成用的比较寄存器是 CMPR1 EVA 的比较单元所使用的时基是由 T1 来提供的 也就是在使用 CMPR1 产生 PWM 波形时 用 到的是 T1PR 和 T1CNT 和通用定时器产生的 PWM 波形一样 当 T1 工作于连续增计数 模式时 比较单元 1 输出不对称的 PWM 波形 对于本设计 外部晶振为 4MHz 的 ADS8364 芯片的转换周期为 5 s 所以要设置全比较 单元的 PWM 波形的周期为 5 s 于是就需要对周期寄存器进行相应的设置 将计数模式 设为连续增 依据公式 3 3 PWM 的周期 T T1PR 1 TCLK 其中 T 为 5 s TCLK 为 75MHz 则可得 T1PR 375 另外 ADS8364 的 3 个转换通道只要保持 20ns 的低电平就会 启动转换 那么只要使得 PWM 波形的低电平脉冲时间大于 20ns 即可 本设计将 PWM 引 脚极性设为高电平有效 且 T1CMPR 355 依据公式 3 4 占空比为百分之五 其中有 0 25 s 的低电平作为 hold 信号 在转换完成之后 相应的 EOC 引脚输出低电平触发中断 程序 这时候需要读取数据 所以要将 ADS8364 的 RD 引脚置低 这就可以将 GPIO 里的 引脚 XF 与 RD 相连 并将其初始化为通用的 I O 口 方向为输出 待中断程序触发时 置 XF 为低电平 3 2 2 初始化及控制程序 1 系统控制模块的初始化 include DSP28 Device h struct SCSR BITS Uint16 WDOVERRIDE 1 union SCSR REG Uint16 all Struct SCSR BITS bit 系统控制与状态寄存器的定义 void InitSysCtrl void Uint16 i EALLOW SysCtrlRegs WDCR 0 x0068 禁止看门狗 16 SysCtrlRegs PLLCR 0 xA 对于 30MHz 的晶振 系统时钟 SYSCLKOUT 30MHz 10 2 150MHz for i 0 i PIE CTRL PAGE 1 3 初始化 GPIO 模块 Void InitGpio void EALLOW GpioMuxRegs GPAMUX bit PWM1 GPIOA0 1 设置 PWM1 引脚 GpioMuxRegs GPAMUX bit PWM2 GPIOA1 1 设置 PWM2 引脚 GpioMuxRegs GPAMUX bit PWM3 GPIOA2 1 设置 PWM3 引脚 GpioMuxRegs GPFMUX bit XF GPIOF14 0 将 XF 引脚设置为 I O 口 GpioMuxRegs GPFDIR bit GPIOF14 1 引脚方向为输出 GpioMuxRegs GPFSET bit GPIOF14 1 引脚初始化为高电平 EDIS 4 初始化 EV 模块 17 Void InitEv void EvaRegs T1CON bit TMODE 2 设置为连续增模式 EvaRegs T1CON bit TPS 0 T1CLK HSPCLK 75MHz EvaRegs T1CON bit TCLKS10 0 使用内部时钟 T1CLK EvaRegs T1CON bit TECMPR 1 使能定时器比较操作 EvaRegs T1PR 0 x177 周期为 5us 的 PWM 波形 EvaRegs T1CNT 0 EvaRegs COMCONA bit CENABLE 1 使能比较单元的比较操作 EvaRegs COMCONA bit FCOMPOE 1 全比较输出 EvaRegs ACTR ALL 0 xA EvaRegs CMPR1 0 x166 EvaRegs CMPR2 0 x166 PWM1 PWM2 PWM3 占空比为 5 EvaRegs EVAIMRA bit T1PINT 1 EvaRegs EVAIMRA bit T2PINT 1 使能定时器中断 EvaRegs EVAIFRA bit T1PINT 1 EvaRegs EVAIFRA bit T2PINT 1 清除定时器中断的标志位 3 2 3 主程序及中断程序 F2812 的 CPU 按照如图 3 3 2 所示的 4 个步骤来处理中断 首先由外设向 CPU 提出中 断请求 然后如果这个中断是可屏蔽中断 CPU 便会去检查这个中断的使能情况 再决定 是否响应该中断 如响应 接着 CPU 会完整地执行完当前指令 为了记住当前主程序的 大部分内容 在准备工作做完之后 CPU 就取回中断向量 开始执行中断服务子程序 当 然 处理完相应的中断事件之后 CPU 就回到原来主程序暂停的地方 恢复各个寄存器的 内容 继续执行主程序 18 图 3 2 2 CPU 处理中断