数字电路触发器详解ppt课件.ppt

第5章触发器 数字电子技术基础 教学课件 SR锁存器 5 2 脉冲触发的触发器 5 4 电平触发的触发器 5 3 概述 5 1 目录 广东工业大学自动化学院 5 5 触发器的逻辑功能及其描述方法 5 6 边沿触发的触发器 Flip Flop 简写为FF 又称双稳态触发器 5 1概述 广东工业大学自动化学院 在各种复杂的数字电路中不但需要对二值信号进行数值运算和逻辑运算 还经常需要将运算结果保存下来 为此 需要使用具有记忆功能的基本逻辑单元 能够存储1位二值信号的基本单元电路统称为触发器 触发器是构成时序逻辑电路的基本单元电路 本章的重点 1 各种电路结构的触发器所具有的特点 2 触发器逻辑功能的分类和触发器逻辑功能的描述方法 3 要注意区分触发器的电路结构和逻辑功能这两个不同的概念 5 1概述 广东工业大学自动化学院 一 触发器的特点 1 有两个稳定状态 简称稳态 用来表示逻辑0和1 一个触发器可存储1位二进制数码 2 在输入信号作用下 触发器的两个稳定状态可相互转换 称为状态的翻转 3 输入信号消失后 新状态可长期保持下来 具有记忆功能 5 1概述 广东工业大学自动化学院 二 触发器的分类 按触发方式分 2 按逻辑功能分 三 触发器逻辑功能的描述方法 主要有特性表 特性方程 驱动表 激励表 状态转换图 状态图 和波形图 时序图 等 5 2SR锁存器 广东工业大学自动化学院 SR Set Reset 锁存器 又叫基本RS触发器 是各种触发器构成的基本部件 也是最简单的一种触发器 锁存器 不需要触发信号 由输入信号直接完成置0或置1操作 触发器 需要一个触发信号 称为时钟信号CLOCK 只有触发信号有效时 才按输入信号完成置0或置1操作 广东工业大学自动化学院 5 2SR锁存器 一 电路结构与工作原理 1 用或非门组成的锁存器 电路组成 信号输入端 互补输出端 Q和Q 为互补输出端 正常工作时 它们的输出状态相反 通常用Q的状态表示触发器的状态 即 Q 0 Q 1时 称为触发器的 0 态 Q 1 Q 0时 称为触发器的 1 态 广东工业大学自动化学院 5 2SR锁存器 工作原理 0 a RD 0 SD 1时 1 0 0 1 锁存器为 1 态 Q 0 Q 1 b RD 1 SD 0时 1 0 0 0 1 锁存器为 0 态 Q 1 Q 0 广东工业大学自动化学院 5 2SR锁存器 工作原理 0 C RD 0 SD 0时 0 1 1 0 锁存器为 0 态 Q 1 Q 0 0 0 0 锁存器为 1 态 Q 0 Q 1 若Q 0 0 0 1 若Q 1 1 0 1 0 锁存器的状态保持不变 0 1 0 广东工业大学自动化学院 5 2SR锁存器 工作原理 1 d RD 1 SD 1时 1 0 0 禁止 态 Q 0 Q 0 Q和Q 违背互补输出的条件 当RD和SD同时去掉高电平加低电平时 不允许输入RD SD 1的信号 即SR锁存器存在约束条件 0 0 0 0 1 1 1 1 0 0 输出状态不定 触发器次态与输入信号和电路原有状态之间关系的真值表 广东工业大学自动化学院 5 2SR锁存器 特性表 或功能表 保持 清 0 置 1 不允许 SR锁存器存在约束条件 广东工业大学自动化学院 5 2SR锁存器 图形 逻辑 符号 输入没有小圆圈表示高电平有效 置位端或置1输入端 复位端或置0输入端 广东工业大学自动化学院 5 2SR锁存器 2 用与非门组成的锁存器 电路组成 特性表 或功能表 广东工业大学自动化学院 5 2SR锁存器 图形 逻辑 符号 置位端或置1输入端 复位端或置0输入端 输入有小圆圈表示低电平有效 广东工业大学自动化学院 5 2SR锁存器 波形分析举例 解 例 设下图中触发器初始状态为0 试对应输入波形画出Q和Q 的波形 保持 初态为0 故保持为0 置0 保持 Q 置1 输入有小圆圈表示低电平有效 置0 广东工业大学自动化学院 5 2SR锁存器 假设Q的初态为0 试对应输入波形画出Q和Q 的波形 a 信号同时存在时 两输出端均为高电平 b 信号同时撤消时 Q的状态无法确定 c 信号分时撤消时 Q的状态由输入决定 0 0 1 1 0 1 0 1 1 0 保持 保持 结论 不允许在两个输入端同时加输入信号 广东工业大学自动化学院 5 2SR锁存器 二 动作特点 直接控制 输入信号直接加在输出门上 在输入信号全部作用时间内 都能直接改变输出端的状态 即只要有输入信号 就能作用于电路 故又称该电路为直接复位 置位锁存器 广东工业大学自动化学院 5 2SR锁存器 三 应用举例 利用SR锁存器的记忆功能可消除机械开关振动引起的干扰脉冲 干扰脉冲 开关由断开变至稳定闭合的uo波形 广东工业大学自动化学院 5 2SR锁存器 A有0就置1 B有0就置0 SD RD 开关切换到A 开关切换到B 广东工业大学自动化学院 5 3电平触发的触发器 在数字系统中 为协调各部分的动作 常常要求某些触发器在同一时刻动作 即改变状态 也称为翻转 这就要求有一个同步信号来控制 这个控制信号叫做时钟信号 Clock 简称时钟 用CLK表示 电平触发器 也称同步触发器 是其中最简单的一种 Clock是一串周期和脉宽一定的矩形脉冲 具有时钟脉冲控制的触发器统称为时钟触发器 又称钟控触发器 广东工业大学自动化学院 5 3电平触发的触发器 一 电平触发SR触发器 同步SR触发器 1 电路结构和工作原理 电路组成 SR锁存器 触发信号控制门 工作原理 CLK 0时 G3 G4被封锁 输入信号R S不起作用 SR锁存器的输入均为1 触发器状态保持不变 0 1 1 CLK 1时 G3 G4解除封锁 将输入信号R和S取非后送至SR锁存器的输入端 1 只有在CLK 1时 S R才能起作用 S R 广东工业大学自动化学院 5 3电平触发的触发器 CLK 0 触发器状态保持不变 CLK 1 触发器状态受输入信号控制 SR触发器存在约束条件 2 特性表 或功能表 保持 置1 置0 广东工业大学自动化学院 5 3电平触发的触发器 时钟控制信号 输入没有小圆圈表示高电平有效 3 图形 逻辑 符号 1S 1R C1 广东工业大学自动化学院 5 3电平触发的触发器 解 例 试对应输入波形画出下图中Q端波形 假设触发器的初态为 0 Q 0 0 1 0 0 0 0 1 CLK 0时 触发器状态不变 CLK 1时 触发器根据S R取值翻转 只在CLK 1期间接受输入信号 广东工业大学自动化学院 5 3电平触发的触发器 假设触发器的初态为 0 0 1 1 0 0 0 0 0 1 1 广东工业大学自动化学院 5 3电平触发的触发器 异步输入端 S D R D 不受时钟信号 CLK 控制 在某些应用场合 有时需要在时钟CLK到来之前 先将触发器预置成制定状态 故实际的同步SR触发器设置了异步置位端S D和异步复位端R D 异步置1端 异步置0端 小圆圈表示低电平有效 广东工业大学自动化学院 5 3电平触发的触发器 例 试对应输入波形画出下图中Q端波形 解 原态未知 VCC R D 0 0 1 0 0 0 0 1 异步置0 广东工业大学自动化学院 5 3电平触发的触发器 二 电平触发D触发器 D型锁存器 1 电路组成 与SR触发器结构相同 只是S D R D 所以只出现S 0 R 1或S 1 R 0的情况 S R 5 3电平触发的触发器 广东工业大学自动化学院 2 特性表 或功能表 3 图形 逻辑 符号 保持 置 1 置 0 广东工业大学自动化学院 5 3电平触发的触发器 解 例 试对应输入波形画出下图中Q端波形 设触发器初始状态为0 1 0 1 0 1 0 初始状态 广东工业大学自动化学院 5 3电平触发的触发器 三 电平触发方式的动作特点 1 只有当CLK变为有效电平时 触发器才能接受输入信号 并根据输入信号将触发器的输出置成相应的状态 2 在CLK为有效电平的全部时间里 输入信号的变化都将引起触发器输出状态的变化 3 在CLK有效电平期间 若输入信号多次发生变化 则触发器状态将多次翻转 从而降低了电路的抗干扰能力 电平触发器在CLK 有效电平期间 输出发生多次翻转的现象称为空翻 CLK 1期间翻转的称正电平触发式 CLK 0期间翻转的称负电平触发式 广东工业大学自动化学院 5 3电平触发的触发器 1 2 3 空翻 例 CLK 空翻可能会造成误动作 广东工业大学自动化学院 5 4脉冲触发的触发器 为了避免空翻现象 提高触发器工作的可靠性 希望在每个CLK期间输出端的状态只改变一次 则在电平触发的触发器的基础上设计出脉冲触发的触发器 也称为主从触发器 一 主从SR触发器 脉冲触发的SR触发器 即主从SR触发器 是由两个同样的电平触发SR触发器组成 广东工业大学自动化学院 5 4脉冲触发的触发器 1 电路结构和工作原理 电路组成 主触发器 从触发器 CLK CLK 主触发器与从触发器的结构相同 只是主触发器由CLK控制 而从触发器由CLK 控制 广东工业大学自动化学院 5 4脉冲触发的触发器 1 0 0 1 CLK 1期间 主触发器接受输入信号 从触发器被封锁 使主从RS触发器状态保持不变 工作原理 广东工业大学自动化学院 5 4脉冲触发的触发器 2 特性表 表示输出状态的变化发生在CLK的下降沿 没有CLK时 触发器状态保持不变 有CLK到来时 触发器才改变状态 广东工业大学自动化学院 5 4脉冲触发的触发器 3 图形 逻辑 符号 表示延迟输出 即下降沿动作 没有小圆圈表示CLK 1期间接收信号 广东工业大学自动化学院 5 4脉冲触发的触发器 例 试对应输入波形画出下图中Q端波形 设触发器初始状态为0 解 CLK 1时 触发器状态不变 CLK下降沿到达时 触发器根据S R取值翻转 0 0 0 1 1 0 1 1 0 0 初始状态 广东工业大学自动化学院 5 4脉冲触发的触发器 二 主从JK触发器 主从SR触发器克服了同步SR触发器 即电平触发的SR触发器 在CLK 1期间多次翻转的问题 但在CLK 1期间 主触发器的输出仍会随输入的变化而变化 当S R 1时仍存在不定状态 输入信号仍要遵守SR 0 约束条件 为了使主从SR触发器在S R 1时也有确定的状态 则将输出端Q和Q 反馈到输入端 这种触发器称为JK触发器 实际上这对反馈线通常在制造集成电路时内部已接好 广东工业大学自动化学院 5 4脉冲触发的触发器 1 电路结构和工作原理 电路组成 广东工业大学自动化学院 5 4脉冲触发的触发器 工作原理 与SR触发器相比 相当于S JQ R KQ 当JK 00 01 10时与SR触发器的功能相同 当JK 11时 相当于S Q R Q 若Q 0 Q 1 若Q 1 Q 0 即当JK 11时 Q Q 广东工业大学自动化学院 5 4脉冲触发的触发器 2 特性表 广东工业大学自动化学院 5 4脉冲触发的触发器 2 特性表 广东工业大学自动化学院 5 4脉冲触发的触发器 3 图形 逻辑 符号 注 在有些集成触发器中 输入端J和K不止一个 这些输入端是 与 的关系 其逻辑符号为 或 广东工业大学自动化学院 5 4脉冲触发的触发器 例 设触发器初始状态为0 试对应输入波形画出Q端波形 解 CLK 1时 触发器状态不变 CLK下降沿到达时 触发器根据J K取值翻转 1 0 0 1 1 1 0 0 初始状态 广东工业大学自动化学院 5 4脉冲触发的触发器 三 脉冲触发方式的动作特点 1 触发器的翻转分两步动作 第一步 在CLK 1 有效电平 时 主触发器接受输入信号 从触发器被封锁 Q的状态保持不变 第二步 在CLK 到达后 从触发器按主触发器状态翻转 即Q的状态变化发生在CLK的下降沿 触发器在每个CLK期间输出状态只能改变一次 5 4脉冲触发的触发器 广东工业大学自动化学院 表示延迟输出 即上升沿动作 有小圆圈表示CLK 0期间接收信号 注 若CLK以低电平为有效状态时 则Q的状态变化发生在CLK的上升沿 见课本P251图P5 11 广东工业大学自动化学院 5 4脉冲触发的触发器 2 在CLK 1 有效电平 期间 输入信号都将对主触发器起作用 出现的问题 在CLK 1 有效电平 的期间 如果输入信号发生变化 若直接用CLK下降沿到达时的输入信号去判断输出状态 有可能出现判断错误 主从JK触发器在CLK 1期间 不论JK端发生了多少次变化 主触发器只可能翻转一次 称为JK触发器的一次变化问题 5 4脉冲触发的触发器 广东工业大学自动化学院 0 1 0 0 1 0 初始状态 广东工业大学自动化学院 5 4脉冲触发的触发器 1 0 0 0 0 1 1 1 0 0 初始状态 广东工业大学自动化学院 5 4脉冲触发的触发器 脉冲触发的触发器对输入信号的要求 只有在CLK 1的全部时间里 输入信号保持不变 用CLK下降沿到达时的输入状态来决定触发器的次态才能保证是正确的 否则 就必须考虑在CLK 1期间输入状态的全部变化过程 才能确定CLK下降沿到来时触发器的次态 广东工业大学自动化学院 5 5边沿触发的触发器 由于脉冲触发的触发器在CLK 1的期间 如果输入信号发生变化时 若直接用CLK下降沿到达时的输入信号去判断输出状态 有可能出现判断错误 所以抗干扰能力差 为了提高触发器工作的可靠性 希望触发器的次态 新的状态 仅决定于CLK的下降沿 或上升沿 到达时刻输入信号的状态 与CLK的其它时刻的信号无关 这样出现了各种边沿触发器 目前主要有利用CMOS传输门的边沿触发器 维持阻塞触发器 利用门电路传输延迟时间的边沿触发器以及利用二极管进行电平配置的边沿触发器等等几种 广东工业大学自动化学院 5 5边沿触发的触发器 一 利用CMOS传输门的边沿触发器 1 电路结构 TG1和TG4的工作状态相同 TG2和TG3的工作状态相同 5 5边沿触发的触发器 广东工业大学自动化学院 2 工作原理 1 CLK 0时 0 1 0 导通 截止 TG1导通 TG2断开 输入信号D送入FF1 Q1跟随D端的状态变化 即Q1 D D D D 截止 导通 TG3断开 TG4导通 反馈通路接通 FF2自锁 维持原来的状态不变 5 5边沿触发的触发器 广东工业大学自动化学院 2 工作原理 2 CLK 上升沿 到达时 1 0 1 截止 导通 TG1断开 TG2导通 输入不能D送到FF1 Q1保持原输入状态不变 导通 D D 截止 D D TG3导通 TG4断开 FF1的状态送到Q端 Q Q1 D 这是一个上升沿触发的D触发器 广东工业大学自动化学院 5 5边沿触发的触发器 3 特性表 4 图形 逻辑 符号 触发器的状态仅仅取决于CLK信号上升沿到达前瞬间的D信号 CLK没有小圆圈表示上升沿触发 表示边沿触发 表示CLK的上升沿触发 广东工业大学自动化学院 5 5边沿触发的触发器 带异步输入端的边沿D触发器 广东工业大学自动化学院 5 5边沿触发的触发器 例 设触发器初态为0 试对应输入波形画出Q的波形 解 1 0 初始状态 在波形图时 应注意以下两点 1 触发器的触发翻转发生在CLK的上升沿 2 判断触发器次态的依据是CLK上升沿前一瞬间输入端的状态 上升沿动作 5 5边沿触发的触发器 广东工业大学自动化学院 例 给定的触发器如下图所示 试对应输入波形画出Q的波形 1 1 1 1 0 1 1 1 1 0 异步输入端有小圆圈表示低电平有效 异步置0 0 异步置0 广东工业大学自动化学院 5 5边沿触发的触发器 注意 1 弄清时钟触发沿是上升沿还是下降沿 2 弄清有无异步输入端 异步置0端和异步置1端是低电平有效还是高电平有效 4 边沿触发器的逻辑功能与脉冲触发器的相同 但由于触发方式不一样 因此 它们的逻辑功能成立的时间不同 边沿触发器的逻辑功能只在时钟的上升沿 或下降沿 成立 3 异步端不受时钟CLK控制 将直接实现置0或置1 触发器工作时 应保证异步端接非有效电平 广东工业大学自动化学院 5 5边沿触发的触发器 例 试画下图所示电路的Q1和Q2的波形 设各触发器初态为0 初始状态 0 0 D2 Q1 D1 Q 1 广东工业大学自动化学院 5 5边沿触发的触发器 二 维持阻塞触发器 自学 三 利用门电路传输延迟时间的边沿触发器 自学 注 1 边沿触发器也有JK触发器 SR触发器等不同的逻辑功能 2 边沿触发器有上升沿触发的 也有下降沿触发的 5 5边沿触发的触发器 广东工业大学自动化学院 例 下降沿触发的JK触发器的特性表和逻辑符号 CLK有小圆圈表示下降沿触发 表示CLK的下降沿触发 广东工业大学自动化学院 5 5边沿触发的触发器 四 边沿触发方式的动作特点 触发器的次态 Q 变化 翻转 只发生在CLK的上升沿或下降沿 即触发器的次态 Q 仅取决于CLK的上升沿或下降沿到达时输入的逻辑状态 而与此前 后的状态无关 具有较强的抗干扰能力 可靠性高 边沿触发器只有在CLK的上升沿或下降沿瞬间才能接受控制输入信号 改变状态 因此在一个时钟脉冲下 触发器最多只能翻转一次 从根本上杜绝了空翻的现象 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 一 触发器按逻辑功能的分类 按照逻辑功能的不同特点 触发器可分为SR触发器 JK触发器 D触发器和T触发器等四种 触发器逻辑功能的描述方法主要有特性表 功能表 特性方程 驱动表 又称激励表 状态转换图和波形图 又称时序图 等 下面介绍四种触发器的逻辑功能及其描述方法 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 1 SR触发器 特性表 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 特性方程 又称状态方程 次态方程 由特性表和约束条件可画出输出端Q 的卡诺图 1 1 1 则可写出SR触发器输出端的方程为 特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式 用圆圈及其内的标注表示电路的所有稳态 用箭头表示状态转换的方向 箭头旁的标注表示状态转换的条件 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 状态转换图 状态0 状态1 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 2 JK触发器 特性表 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 特性方程 状态转换图 5 6触发器的逻辑功能及其描述方法 广东工业大学自动化学院 3 D触发器 特性表 特性方程 状态转换图 5 6触发器的逻辑功能及其描述方法 广东工业大学自动化学院 4 T触发器 特性表 特性方程 状态转换图 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 例 给定的触发器如下图所示 试对应输入波形画出Q的波形 设触发器初态为0 CLK有小圆圈表示下降沿触发 1 0 1 0 初始状态 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 二 触发器逻辑功能间的转换 转换方法 利用令已有触发器和待求触发器的特性方程相等的原则 求出转换逻辑 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 转换步骤 1 写出已有触发器和待求触发器的特性方程 2 变换待求触发器的特性方程 使之形式与已有触发器的特性方程一致 3 比较已有和待求触发器的特性方程 根据两个方程相等的原则求出转换逻辑 4 根据转换逻辑画出逻辑电路图 广东工业大学自动化学院 5 6触发器的逻辑功能及其描述方法 例 利用JK触发器构成D触