用原理图输入法设计4位全加器.doc_第1页
用原理图输入法设计4位全加器.doc_第2页
用原理图输入法设计4位全加器.doc_第3页
用原理图输入法设计4位全加器.doc_第4页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验课程名称：EDA实验_实验项目名称用原理图输入法设计4位全加器实验成绩实 验 者孙爱程专业班级通信0906组 别0120909320124同 组 者实验日期一、实验目的和要求复习加法器的原理，掌握加法器的设计实现方法，设计实现数字系统设计中常用的4位全加器，在此基础上进一步熟悉Quartus II软件的使用方法，熟练掌握EDA的图形编程方法、开发流程、以及组合逻辑电路的设计、分析、综合、仿真方法。二、实验主要仪器和设备1 计算机及操作系统2 Quartus II软件三、 实验原理1 .4位全加器的管脚如图：2.说明：其中CIN表示输入进位位，COUT表示输出进位位，输入A和B分别表示加数和被加数。输出SUMABCIN，当SUM大于255时，COUT置1。四、实验方案设计、实验方法1 实验方案4位全加器可以看作四个1位全加器级联而成，首先采用基本逻辑门设计1位全加器，而后通过多个1位全加器级联实现4位全加器。1位全加器示意图如下：其中，其中CI表示输入进位位，CO表示输出进位位，输入A和B分别表示加数和被加数。S为输出和，其功能可用布尔代数式表示为：2 实验方法首先根据一位全加器的布尔代数式应用基本逻辑门设计一位全加器，而后仿真验证一位全加器设计，准确无误后生成元件，供4位全加器设计用。将4个1位全加器级联构成四位全加器。五、实验步骤1 半加器的设计设计电路图如下所示：仿真时序图如下 全加器电路图全加器仿真时序
人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论