时序逻辑练习题.doc

2010秋季学期数字电子技术练习题2 时序逻辑电路一、填空题1双稳态触发器有 和 2种稳态。2存储器的 是反映系统性能的一个重要指标。3对于T触发器，欲使Qn+1，则输入T 。4欲计0，l，2，3，4，5，6，7这几个数，如果设计合理，采用同步二进制计数器，最少应使用 级触发器。5 对于JK触发器，若JK，则可完成 触发器的逻辑功能。6计数器用于对 计数，还可作 用。（最大分频数等于模）7. 对于T触发器，若原态Qn1，欲使新态Qn+11，输入T 。8. 在同步计数器中，各触发器的CP输入端应接 时钟脉冲。9D触发器的特征方程是 。10. 在某计数器的三个触发器输出端Q0、Q1、Q2、Q3观察到如图所示波形，由波形可知，该计数器是模 计数器。14只读存储器28C64B的存储容量为 字，字长 位，存储单元 个。16在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前输出状态无关的逻辑电路称为 ，而若逻辑电路的输出状态不仅与输入变量的状态有关，而且还与系统原先的输出状态有关，则称其为 。 8具有如表1所示功能的触发器是 触发器。（注：表1内还有空要填）输入信号X YQn+1功 能（按示例填写）0 0 不定（非法）0 10 1 01 1 1Qn 表1 15表2是74LS90数字集成电路的逻辑功能表，表中R01、R02为置 端，S91、S92为置 端, 并且置 优先。表2 74LS90功能表复位/置位输入输 出R01R02S91S92Q3 Q2 Q1 Q011001100010001000 0 0 00 0 0 01 0 0 1计 数计 数计 数计 数18表2是74LS194数字集成电路的逻辑功能表，表中为 端； 电平有效，DSL为 输入端。当S1、S0为0、1时，其功能为 。表2 74LS194功能表输 入输 出S1S0CPDSLDSRDi0000010111did0d1d2d310111101001101111000100二、选择题1. 只读存储器ROM在运行时具有（ ） A 读功能 B写功能C 读/写功能 D无读/写功能 2与非门构成的基本RS触发器如图所示，欲使该触发器保持原态，即Qn+1Qn，则输入信号应为（ ） A=0 B=1 C1， = 0 D0， = 1 3图4所示Q3、Q2、Q1、Q0的波形是（ ）的输出时序图。A. 下降沿触发的10进制加法计数器 B. 下降沿触发的16进制加法计数器C. 上升沿触发的10进制加法计数器 D. 上升沿触发的16进制加法计数器图44在数字集成电路的逻辑符号中，控制端标出的小圆圈表示（ ）。A、低电平有效 B、高电平有效 C、上升沿有效 D、下降沿有效图55. 图5所示为采用共阳极数码管的译码显示电路，若显示数是0，则译码器各输出端电平应为（ ）Aa=b=d=e=g=“1” c=f=“0”Ba=b= c=d=ef=“0” g =“1”Ca=b=c=d=e= f =“1” g =“0”Da=b=d=e=c=f=g=“1” 图66如图6所示的基本RS触发器，当1、0时，触发器（ ） A. 置0 B. 置 1 C. 保持原状态 D. 状态不定 7. RAM5124芯片，从名称上判断其地址线和数据线分别是（ ）。A8，4 B9，4C4，9 D4，88. 直接比较型A/D转换器将输入的模拟量转换为数字量，一般要经过四个步骤，它们依次是（ ）A采样、量化、保持、编码B保持、采样、编码、量化C保持、采样、量化、编码D采样、保持、量化、编码9. 对于JK触发器，输入J0，K1，CP脉冲作用后，触发器的状态应为（ ） A1 B0 C不定 10. 在以下单元电路中，具有“记忆”功能的单元电路是： （ ）A . 运算放大器 B . 触发器 C . TTL门电路 D . 译码器 11.同步计数器和异步计数器比较，同步计数器的显著优点是 A工作速度高 B触发器利用率高 C电路简单 D不受时钟CP控制 （ ）12.下列电路中，不属于组合电路的是 A. 数字比较器 B. 寄存器C. 译码器 D. 全加器 （ ） 13.下列电路为时序电路的是 A. 译码器 B. 编码器 C. 全加器 D. 计数器 （ ）14. 下列电路中不是时序电路的有 A计数器 B触发器 C寄存器 D译码器 （ ）三、判断题 1有8个触发器的二进制计数器，它具有256个计数状态。（ ）2A/D转换器输入基准电压UREF的准确度越高，转换精度也越高。 （ ）3PROM由固定的与阵列和可编程的或阵列构成。 4触发器的“次态”指触发前的输出状态， （ ）5一片74LS161采用反馈预置法，可构成18进制计数器。（ ）6一个T 触发器相当于一个1位二进制计数器。 （ ）7. 组合电路不含记忆器件。（ ）8. 二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（ ）9有8个触发器的二进制计数器，它具有256个计数状态。（ ）10A/D转换器输出二进制位数越多，转换精度越高。 （ ）11PROM中固定的与阵列构成地址译码器。 （ ）图6 12图6所示电路是由四位二进制计数器74LS161构成的13进制计数器。 （ ）四、分析题1一个四位二进制加法计数器，若某时刻的输出状态为1101，问经过5个CP脉冲后，输出状态是多少，并画出状态转换图。（8分）2图9所示是由74LS90构成的计数器，试分析：（8分）1）是何种码制的几进制计数器？ 2）画出计数器的状态转换图。 (例如：0000 0001 )图93在如图8（a）所示的基本RS触发器中，已知和端输入波形如图（b）所示，试画出Q端输出波形。（本题8分） 图8五、综合题174LS160计数器的逻辑符号如题图6所示，画出用它实现模6计数器的电路图。并简述其工作原理。题图6 2分析下图所示电路的逻辑功能。要求： （1）写出Q0、Q1、Q2的逻辑方程 (包括驱动方程、时钟方程、状态方程)（2）画出Q0、Q1、Q2的波形图 （3）说明电路的功能2如图9所示电路，回答下列问题：（每问2分，共8分）（1）扩展后的RAM共有多少个字，多少个存储单元？（2）扩展后的RAM共需多少条地址线？（3）访问扩展后的RAM时，