东南大学数字电路实验考试——7位序列产生器.doc_第1页
东南大学数字电路实验考试——7位序列产生器.doc_第2页
东南大学数字电路实验考试——7位序列产生器.doc_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

7位序列产生器一、用74161和74153设计一个电路产生 “1 1 1 0 1 0 0”序列。要求：1简单写出设计过程，画出逻辑电路图。（30分）2根据设计搭试电路。（15分）3用连续脉冲观察验证结果，并用示波器或者逻辑分析仪观察输入输出波形（给老师检查）（25分）4绘出输入时钟和输出波形。（10分）二、简答题函数发生器的函数输出端口输出的方波能否作为TTL电路的时钟输入信号，为什么？（20分）7位序列产生器（答案及评分标准）一、74161和74153设计一个电路产生 “1 1 1 0 1 0 0”序列。要求：1简单写出设计过程，画出逻辑电路图。（30分）2根据设计搭试电路。（15分）3用连续脉冲观察验证结果，并用示波器观察输入输出波形（给老师检查）（25分）4定量绘出输入时钟和输出波形。（10分）1先用74ls161设计一个模值为7的计数器（10分），然后完成下图所示的后续电路（74153的应用）（20分）；其他设计方案也可。2电路接线符合基本规范，电源连接正确（15分）；3信号源使用（输入信号）：频率的调整，波形的选择正确（5分）示波器使用：含调零电平，置校准位（模拟示波器），DC耦合，双踪观察（5分）结果正确（15分）；或者逻辑分析仪的使用：连接方法正确（包括接地） 5分，结果正确15分。4波形记录符合规范：相位对齐（5分），画满一个周期4分，方波边沿画出1分。 二、函数发生器的函数输出端口输出的方波能否作为TTL电路的输入信号，为什么？答：能（6分），但有条件（3分）当调整函数发生器的Voltage Out端口输出方波，使其高低电平值满足TT
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论