数字频率计课程设计.doc

数字电子技术基础 课程设计系别：电气与电子工程 系专业：电气工程及其自动化题目： 数字频率计学生姓名： 班号：学号：指导教师： 时间： 指导教师评语：成绩：一、 设计目的设计一个数字显示的简单频率计。二、 设计要求1） 频率测量范围：1HZ-10KHZ, 10KHZ-100KHZ.2） 测量时间：T=1.5S.3） 测量信号幅度：0.5V.4） 具有四位十进制数字显示功能三、 电路的总体结构数字频率计是用于测量方波、正弦波等周期性变化波形的工作频率，并用十进制数字显示的一种测量仪器。频率的概念就是单位时间内所产生的脉冲个数。如果用一个定时时间T控制一个闸门电路，在时间T内闸门打开，使被测信号f通过闸门进入计数器电路对f的脉冲进行计数，用计数器的值N即可求得被测信号的频率：f=N/T，若取T为一秒，则f=N，也就是计数器的计数值即被测频率。T称为闸门时间，根据被测信号的频率范围T可取0.01s,0.1s等，根据此实验，在1HZ-10KHZ将T设为1s,在10KHZ-100KHZ内将其设为0.1s.根据上述思路画出数字频率计的电路原理框架图，如下所示：整形电路闸门计数、译码、显示逻辑分析门控电路分频器量程选择开关多谐波振荡器 该系统主要由输入整形电路、闸门、计数译码显示电路等组成。首先把被测信号通过整形电路将其转化为同频率的脉冲信号，然后将它加到闸门的一个输入端，闸门的另一个输入端是门控电路发出的标准脉冲，只有在门控电路输出高电平时，闸门被打开，被测的脉冲通过闸门进入计数器进行计数。门控电路输出高电平的时间T是非常精确的，它是由一个555定时器构成的能输出具有稳定频率的脉冲的多谐振荡器和一个分频器及量程选择开关共同决定的，逻辑控制电路是控制计数器的工作顺序的，使计数器按照一定的工作程序进行工作(例如准备-计数-显示-清零-准备下一次测量)四、 各部分电路设计1、 整形电路 对于各种输入的信号，需要将其通过施密特触发器进行整形，从而得到上、下沿陡峭的脉冲，即防止其他信号干扰，又有利于计数器的计数。2、555定时器构成的多谐振荡器 为了得到高精度、高稳定度的时基信号，需要有一个高稳定度的频率信号源， 产生此信号的电路是由555定时器构成的，通过控制电阻R和电容C来产生所需的频率，图中选用的是10HZ的电路，即电路的振荡频率是10HZ。2分频器及其量程选择分频器是由一个十进制计数器完成的，目的是得到不 同的标准时基信号，采用一片74LS160可将10HZ的信号转换为1HZ的标 信号。电路如下图所示。量程选择，主要是根据输入信号频率的大小，选择不同的时基信号。对于1HZf10KHZ的输入信号，可使T=1S,因此量程选择开关可打在1的位置。对于10KHZf100KHZ的输入信号，应使T=0.1S,因此量程开关打在10的位置，此处需要利用一个单刀多掷开关来控制不同的脉冲输入所需要的门控时间。示意图如上。4、门控及逻辑控制电路 门控及逻辑控制电路的功能：在时基脉冲的作用下，首先输入一个标准时间（例如0.1S），在这个时间内，门控电路产生一个高电平，送入到闸门的另一个输入端，使闸门开启，脉冲信号通过，使计数器记下在此高电平其间的脉冲个数。；当门控电路产生低电平时，显示单稳发出一个锁存信号，使计数器所记录的脉冲数通过液晶显示器以十进制的形式显示出来，经过暂稳态后清零单稳开始工作，使计数器清零。经此暂稳态后等待稳态开始工作，给门控电路一个信号呢以便产生下一个高电平。以下电路可实现上述功能。在图示电路中，双JK触发器74LS中的F1触发器用来产生计数门控脉冲，当1Q高电平时被测量的脉冲就通过闸门G送人计数器。若F1的时钟信号CP选用周期为1s的输入脉冲个数，即输入信号的频率。F2是闭锁触发器，它保证在F1形成一次门控信号后，需要间隔显示、清零、等待三段时间后，才能再形成下次门控信号。电路中三个单稳态触发器由555定时器构成，当Q中出现下降沿时工作，分别决定了显示，清零，及等待三阶段的时间，其中应保证在每个闸门信号有效周期（0.1s）中完成一次显示，清零及等待的完整过程，必须保证计数完成后应先锁存数据，然后清除计数器的时序关系。5.计数锁存显示电路本系统由计数器、锁存器、译码器、显示器组成。其中计数电路由四片十进制计数器74160构成，片与片之间是串行进位方式的接法，前一片的进位输出C作为下一片的CLK的输入，第一片的EP和ET恒为1，始终处于计数状态。若在系统中不接锁存器，则显示器上的显示数字就会随机数器的状态不停的变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以在计数器后面接入锁存器。锁存器的工作是受显示单稳态触发器控制的， 1Q的下降沿使单稳一进入暂态，单稳一的上升沿作为锁存器的时钟脉冲，锁存器在时钟脉冲的作用下将门控信号周期T（0.1s,1s）内的计数结果锁存起来，同时把锁存器的状态送入译码器进行译码，在显示器上得到稳定的计数显示。单稳一暂态脉冲的下降沿使单稳二进入暂态对计数器进行清零，清零后的计数器等待下一个门控信号到来重新计数。单二的暂态脉冲的下降沿使单稳三进入等待单稳状态。五、总结1、设计中遇到的问题 在这次数字电子设计中，再一次印证了实践产生真理这句话，这次的设计结果是通过解决了一系列问题产生的。根据频率的概念：单位时间内产生脉冲的个数。所以我应该制作一个电路使之产生一个时基时间，而这个时间要用什么电路实现呢？怎么才能保证在此时间内输入的脉冲不产生丢失现象呢？带着这些问题和大家进行了讨论，再加上看一些参考文献，明白可以通过制作一个产生10HZ的多谐振荡器接一个十分频的电路，后加一个门控电路，即可保证输出的时基时间是一秒。接着用一个闸门来控制使时基信号产生高电平时被测信号进入。此闸门连在计数器的CLK上计数开始。当一秒钟计数完毕，怎样给锁存器一个信号是锁存器开始存数？当存数完成后怎样再使计数器清零？随后想到了一个方案解决：用单稳态触发器的暂稳态实现。 经过大约一周的努力，在老师和同学的帮助下，我基本上完成了设计任务，我充分人识到了自学的重要性，以及学以致用的道理。我在图书馆和网上查阅了大量的资料，明白了他们的重要性。在今后的学习中，应该多到图书馆和网上看一些专业方面的书籍，以丰富自己的知识。也增加对数字电路计数的理解和应用。设计中可能会存在一些不足，我真诚的接受老师和同学的批评和指正。 最后衷心感谢老师的悉心指导和同学们的热心帮助！六、 参考文献电子设计 高等教育出版社 数字电子技术基础 高等教育出版社