一种动态补偿、高稳定性的LDO设计.docx

第31卷第2期 固体电子学研究与进展V0131，No22011年4月RESEARCHPROGRESS OF SSE Apr，201l一种动态补偿、高稳定性的LDo设计。常昌远“王 青杨敏赵荣飞(东南大学集成电路学院，南京，210096)20lo-06-25收稿，201009一17收改稿摘要：设计并实现了一种动态补偿、高稳定性的LDO。针对LDO控制环路稳定性随负载电流变化的特点，给出 一种新颖的动态补偿电路。这种补偿电路能很好地跟踪负载电流的变化，从而使控制环路的稳定性几乎与负载电 流无关。设计采用CSMC o5弘m标准CMOS工艺，利用Cadence的EDA工具完成电路设计、版图绘制和流片测 试，最终芯片面积为400 pm650肿。设计的LDO工作电压为3565 V，输出电压为33 V。结果表明，在提供100 mA负载电流情况下电压差为200 mV，负载瞬态变化时最大输出电压过冲为100 mV，由电源电压变化和负载 变化引起的输出电压误差分别为o003V和o005A，电源抑制比低频时为80 dB，l kHz时为50 dB，整个电 路的静态电流约为34 pA。上述结果表明该LD0达到设计指标。关键词：动态补偿；高稳定性；低压差线性稳压器中图分类号；TM44；TN432 文献标识码：A文章编号：1000一3819(2011)02一0180一05Design of a Dynamic Compensation and High Stability LDOCHANG Changyuan WANG QingYANG Min ZHA0 Rongfei(&越D，胁egr口t谢arcM矗，SD比舭n对Ui册百泐，4谚，lg，210096，cH)Abstract：In this paper，a dynamic compensation，high accuracy LDO regulator is designed and implementedAt first，considering the characteristic that the 100p stability changes with load current，a modified dynamic compensation circuit is proposed The compensation circuit forms a dynamic zero which can track the L【)0s output pole as the 10ad current changes，so that the sta bility of the controlloop is almost independent of load currentBased on CSMC 05 pm CMOSprocess，this work compIetes circuit design，physical layout，tapeout and chip test The chip area is 400弘m650肛mThe results show that the proposed LD0 has the foIlowing characteris tics：the operating Voltage is 3565 V，the output Voltage is 33 V，the dropout v01tage is 200 mV when it provides 1 00 mA load current，the maximum overshoot of output voltage is about100 mV，the 1ine regulation rate is 0003V，the load regulation rate is 0005A，the powersupply ripple rejection is 80 dB at lowfrequency and is 50 dB at 1 kHz，the total quiescent currentis about 34弘AThese results show that the LD0 basically meet the target of this design Key wOrds：dynamic copensation；high stability；lowdropout linear regulators EEACC：2570基金项目：国家核高基重大专项资助项目(2009ZXol031003一003)联系作者：Email：ccyyccseueducn万方数据2期 常昌远等：一种动态补偿、高稳定性的LDo设计态补偿技术的原理进行了说明。第二节中对动态补 引言偿的具体电路进行设计和并给出详细的说明。第三 节给出所设计的LD0的版图以及测试结果，并对低压差线性稳压器(Low dropout regulator，论文进行总结。 LDO)以高效率、低输出噪声、体积小、应用简单、低 成本等优点丽广泛应用于便携式电子产品中1，并1LDO补偿原理朝着与SoC集成的方向发展。传统的LDo线性稳压器中，误差放大器输出端极点和LDO输出端极 LDO线性稳压器的本质是利用带隙基准产生 点的位置取决于具体的电路结构和负载电流的大 的稳定电压和负反馈控制环路得到一个基本不随环 小，从而使控制环路的稳定性也随负载电流变化，稳 境变化的输出电压。LDO线性稳压器基本结构如图 定性问题变得越来越突出。因此设计LDO的负反 1所示，主要由功率管、反馈网络、误差放大器、带隙 馈控制系统以保证其稳定性成为设计关键问题之 基准源、过温保护电路和过流保护电路等构成。输出 一O 端通常接一个输出电容C0用于稳定输出电压以及常见的补偿方法有内部补偿和外部补偿两种，确保环路稳定性，其串联寄生电阻为氏，9。 如果主极点位于输出端就称为外部补偿，如果主极 点位于LDO芯片内部就成为内部补偿2。使用外部补偿时为了使输出端极点始终位于误差放大器主极 点值之前，要确定输出电容的最小值coM州，即规定 输出电容的下限值。而内部补偿时为了使环路主极 点位于LDO芯片内部，输出电容的最大值C0。MAx会 因为面积成本等因素受到限制。并且虽然大的输出 电容有利于提高输出电压的瞬态响应性能，但过大 的输出电容会使LDO在轻载甚至重载情况下带宽 较小，使控制环路的响应速度变慢3。因此补偿要在 带宽和稳定性之间作一个折衷，而这种折衷随负载图1 LDO线性稳压器基本结构电流大范围变化会变得更加困难。Fig1 The basic structure of LD0 linear regulator因此传统的LD0已不能满足人们对芯片效率、噪声、精度、瞬态性能等指标的要求，所以高性能LDO线性稳压器的输出电压yoUT与反馈网络 LD0的研究成为电源管理芯片领域的热点4-引。的反馈系数F和基准电压yREF直接相关。传统LD0 设计了一款动态补偿的高精度LD0。第一节对 根据环路零极点大致位置和低频增益，可得到环路I。DO的补偿原理作了个简短的回顾，并对所用的动 传递函数如式(1)所示：坝泸黑一竺竺：兰；竺翌盎【i芏型一吼。(+云)(+赤)(+焘)GARAGPRPrL(尺fl+Rf2)石二；!面一(1+s尺。，co)u 7(1+s尺AcA)1+虹Rr(尺f1+Rf。)rL(co+cB+CL+cP)1+sR。(cB+cL+cP)其中，GA是误差放大器输入管跨导，RA、cA是误差 素作用下不稳定，并且输出极点Po随负载电流线性 放大器中输入管的源漏等效电阻和寄生电容；G，是 变化，所以需要构造一个随负载电流动态变化的零 LDo调整管的跨导，RP、Cr是源漏等效电阻和寄生 点来补偿由输出端极点变化带来的影响，可通过改 电容；Rfl、Rr。是分压网络电阻；RL、C。是负载等效网变形成零点的电容或电阻实现1引。如图2所示电阻 络的电阻、电容。Rz，即是用来形成内部可控零点以完成环路稳定性 上式中可以看出，传统的LDO线性稳压器中补偿。本设计采用的动态补偿方案是把环路主极点 有三个左半平面极点和一个左半平面零点。由于与 控制在误差放大器的输出端，使LDO输出端极点 输出电容的R。，相关的左半平面零点z。在一些因 为环路次主极点，动态零点补偿网络产生一个零点万方数据182固体电子学研究与进展31卷完全一样，从而使MM。和M阿上的电流镜像关系保持恒定。由于MM。MM。构成一个正反馈环路，为了 K避免振荡，该环路的增益应始终小于1，加入MM。有 利于使此正反馈环路稳定，特别是在负载电流较小时。另外，Mc，Mc。、Qz和cz构成动态零点补偿图2动态补偿电路原理图电路。因为三极管的跨导gm正比于偏置电流，所以 Fig2 The diagram of dynamic conlpensation circuit 可以通过采样负载电流并将其用来偏置一个集电极 与基极短接的三极管，从而形成一个与偏置电流成和一个极点，分别位于单位增益带宽之内和单位增反比的交流小信号等效电阻1gm来线性地跟踪输 益带宽之外，其它零极点在远大于单位增益带宽之 出端极点的变化。 外，从而获得良好的稳定性。这种方案使得主极点位图3中Rfl、Rf2、cc构成了控制环路的反馈网 置不变，变化的输出端极点处在主极点的右边。络，由cc和Rf，并联形成一个零极点对。在这个零极点对中，零点位置前于极点位置，而具体的程度取决2动态补偿LDO的电路设计于Rf。和Rf。的比值。由于yREF电压较小导致Rfl和 Rt：的比值较大，这使零点远远前于极点，从而可利根据以上的分析，采用新的动态补偿方案的 用这对零极点对控制环路进行补偿。M队，和M队。 LDO主控制环路电路如图3所示。主控制环路有三 管用来提高折叠式Cascode结构的摆率性能3。在 个增益级：第一级为折叠式Cascode结构的误差放 稳态时它们截止不影响电路性能，在大信号摆率情 大器，它提供了控制环路的绝大部分增益；第二级为 况下可对MEAl、M队。的漏极进行电压箝位，并动态 带负反馈的源极跟随器，通过采样输出电压的负反 地增加M队。、M队，。的偏置电流，加快充放电过程。 馈进一步减小电压缓冲器的输出阻抗，从而使与大上述讨论都假定LDO输出端极点随负载电流 功率管寄生电容相关的极点远在增益带宽之外，不 线性变化，而这一假定在有些负载条件下并不成立。 影响环路的稳定性；第三级为功率管输出级，其增益 为了保证电路在输出端极点不随负载电流线性变化 随负载电流的增大而减小。除此之外，图3中还包括 时环路依然足够稳定，在Rt，的两端并联了一个电容 一个负载电流感应网络，其中MM。MM。构成了 用于形成一个零极点对，其大小分别为一lRflCc和 Cascode箝位管，使MM和M，w的漏端电压基本一 1(Rfl 0 R，：)cc。在该零极点对中使零点稍微前于 样，这就使MM，和Mrw两个管子四个端口的电压都 极点以提高主控制环路的开环相位裕度。MOSFET in bu伍r圪T一II一。；一醉ilMM，I一lI*甲如_一1I一一lI：叫如 删la 一广l1悱 k。l” 1鼍一1： _JlIL M_lf。-。i。fJ，LI!Ia 1I1一i3f “一rIHLJE“-Jr HU，Mc5-M II刚；珥I卜JL叫Il一I卜 Mt。lL疆c肆 1心 l】屯【1成l一卜klh。”w czIht，l“ ，Ff爿悱崆 。rI卜J。一酶。， 1一M审一Ih： =c0M司M司门_中l 。吖“P。r_f弋蠲揣8十黝嘏怒警卜_JI一一一一Dyn锄ic zem占一T1lefi巧t cl嬲s：。 -c锄pensation-1e删啪plmer7circlIit图3 LD0主控制环电路Fig3 The control circuit of LD0万方数据口目m一#自自e性白勺LD0 t”该动态补偿方案幅频特性如图4所示。由图可 知随负载电流变化，I。r)()输出端极点P、极点Pt、 动态补偿零点z都以相同速率变化，从而使环路在 不同负载情况下都能保持足档的相位褡度，而误差 放大器输出端主极点P基率不变。另外随负载电流 增加，与功率管相奖的输出缀增益将变小从而使整 个环路的低频增益变小+目6 LD0白勺m#目自丑勺E*F1E 6 The 10ad tr 1e e5pon esulr of LD0目4采月自补偿方案LD。蟠特BF19 4 Th p】1lude froquenoy dar8ct州slt f LD0us】og dyl ”p。一non3版图设计及流片测试结果目7 LD0#m自*试镕F。g 7 Th 1p oIt82 n靴 esult oD0设计的I DO芯片整体版图实现如图5所示。采用csMc o 5 pm标准cM0s工艺流片，整十版图 为o3 5 V跳变的阶跃信号t上升时问为l”st负 面积为400 pm650m载电漉为50 mA，输出电容为170 nF陶瓷电容，输利用安捷伦测试套件对芯片基本性能进行测电容为lo pF电辑电容。由测试结果可知，该 试。圈6为LD0负载瞬态响应测试结果，测试条件I。T)()可以正常启动。由测试图可看出ID()的输出 为：输电压为3 5 V负载电流为1jO mA变电压为3 3 v，且有一定渡动，其波动范围大喜勺为 化，输出电容为470 nF陶瓷电容输入电容为10 50 mv。经分析可知，造成波动的主要原因有电压 FF电解电容。测试所得LI)0负载变化引起的输出箝位电路的失调电压、电路中匹配电阻的失配、寄生 电压误差约为O 005“A。 三极管Vn的镀动及封装时机械应力引起的基准电图7为1D()输出电压瞬态测试结果。辅电压 压波功。4结束语本设计采用csMc0 5 pm工艺，利用Cadence 的EDA工具完成电路设计、前仿，物理版图设计、 后仿和流片测试，芯片面积为4pmx 650”m。结果表明，所设计的I工作电压为3 56 5 v输出电压为3 3 v，在提供100 mA负载电流情况下 电压差为20。mv，负载瞬态变化时最大输出电压目5 L呻#目女m过冲为lDomv，由电源电压变化和负载变化引起Hg 5 Th overalll8yout of LD。的输出电压误差分别为0 0。3“v和o 005“A万方数据目悼电f#究与进展3 L卷 电薄抑制比低频时为80 dB，1 kHz时为50 dB-整个hBnc“Ioop础p“secIScAs，2004，l 385388电路的静态电流约为“pA。上述结果表明该LD0 呻陈东坡何乐年严晓浪一种低静电流，高定达到设计指标要求。 LD0口#口自自信息m，2006(8)1526-1529参考文献们mvId JohKen Mamn AnaIog Int29d c眦ul【1R nntawy，Elmhth j mr hrf一阻s。gnMJohnwIleys Inc199610chava c Kt JossIva Mmez J A frequenc一vaIuatlon。f CMOS Iow drop一。 01#”g“Iafspa仰kmev01”g g“18t。rsJclrfor LD0cult d5t z004-5l(6)1041一1050cIscAs200d z14l 144Svs2G曲ml A，Rln-MAnalog Ics 1thLdrop。ut Regul8。HMMcG -Hl】I c。”p8一章a4(cHANG cha“zyuan) g，196lnIe8200910月，东南大副教授，*胡nmel艮brlk zer。呲ckl“g br 1。w drDp。up g-#，KH$Ic领域自#Iulqt。rsPunlted statPatent，us703843lB2镕持*$“n目寡863目自自然Z006#tm目A-#自Ic4vIshaI G。pGahlel AR n M机AnnIym n州d吲g“ofomk，h。gh PsR1Ine og“mors for *n音作多攒自究*g等#目，m年来主从事自臂4#片S。c 5ppl啪mnscsoc conkr 200d：3ll一”55chen Do“Bpo，He Leman，Yan xIa“gA Ii t(wANG ql“g)女1 98】年1月dpout rezulaI lth ndIonal sab1iy 8nd【ow东自太*博R，z003#$纛一曼q啪scent curren【c虻ccAs20062215-z2186John c Teel under5tandlng州suyI酬nfm束女信息，200s进m自&读集自路*”i向W究】ectm In I一 g“l舭0rsEBOL_htp： n2007年*始日读博位，目前要al 2005目#“*关自镕的建模与设计领域7如Na“g Leu”gP川p K TMok，I K“LauAlow岫lt89。cMOs ldnpo 。g”lat Ith cnm#R。(上接第151页)tor$2008，6 llZ8-11356hr ms M TMeyer R G In似modulanon do 1I础 ennk EAM，LsMwlenk GJMe c