低频数字式相位测量.doc

低频数字式相位测量作者：韦志考 任云庆 任安摘要：本系统主要由相位测量、数字式移相信号发生器和模拟移相网络三大模块组成。分别由两块单片机独立地实现控制与显示功能。采用DDS技术生成两路正弦波信号，并通过改变存储器中数据读取的起始地址来实现数字移相的功能，用-T变换技术来实现相位差的测量，使得测量分辨率精确到0.1，测得的频率与相位差值送入LCD进行显示，加入红外键盘功能，使得系统具有智能化、人性化的特色。一、 方案比较与论证1 、 相位测量部分方案一：传统的模拟法。该方案采用倍频、计数、门控等电路。此方法难以实现大频率范围的相位测量，精度低、稳定性差。方案二：采用双通道高速A/D对输入的信号进行采集，然后FFT和基波的矢量分解的方法计算出这两个信号的基频和相位。该方案精度高，算法简单，对畸变波形有一定的处理能力。但要求在AD采集前作频率测量，在信号频率较高时，需要使用超高速AD转换器并且需要较高的计算能力，一般需要使用DSP进行信号处理。硬件复杂，难度较高。方案三：整形鉴相法。将输入两相位不同的正弦波通过比较器进行整形，变成方波。然后将两方波进行异或比较输出，从而得到两输入信号的过零时间差和两信号的周期，通过计算获得信号的频率和相位。该方案较简单，普通单片机需要通过扩展外部电路，增强计时、计数能力就能达到满足题目要求的精度。2、数字式移相信号的产生部分方案一： 采用单片机的定时器产生数字信号，通过滤波或锁相等环节输出正弦信号。该方案对单片机要求低，但产生的信号频率低，频率步进大，模拟部分产生较大相移，难以保证输出的相位精度，很难达到设计要求。方案二：采用硬件直接数字频率合成（DDFS）技术产生数字信号。直接频率合成方法具有频率转换时间短、近载频相位噪声性能好、精度高，产生的信号频率范围宽等优点,使用FPGA实现，简化了硬件电路。3、模拟移相部分采用常见的模拟器件电阻，电位器，电容和运放的组合电路实现移相。直接对模拟信号进行移相，如阻容移相，变压器移相等，早期的移相通常采用这种方式。采用这种方式制造的移相器有许多不足之处，如：输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等。该方案由于使用模拟器件，因此精度不是很高，硬件系统比较复杂。题目的基本要求部分既是采用此方案，我们按要求完成了这部分电路。二、 系统设计与参数1、 相位测量设计相位测量仪电路主要为过零比较电路、整成标准的方波后送到FPGA，由FPGA来完成相位测量和频率测量。如图，输入信号经过LM358一级放大后，再到LM336进行过零比较，用74LS14施密特整形后输入FPGA进行处理。原理图为：通过捕获处理后的两通道的方波，就可计算出频率和相位。原理如图25所示： 图25 相位计算示意图计算公式为： 根据题目要求在20KHz时，应保证2度的精度。可计算出FPGA的计时分辨精度为：Hz当单片机的计时分辨精度优于3.6MHz时，才能保证题目要求的精度。我们使用50MHz的晶振，足可以保证精度的要求。以上是本方案的基本原理，实际使用中采用噪声消除和零点平移修正来减少系统误差。本方案采用32位计时器，可以保证在被测信号周期为1秒时不会溢出。可以满足对被测信号的最低频率要求。2、数字式移相信号发生器的设计实现的基本原理：DDFS原理：DDFS的基本原理框图如图26所示。图26 DDFS 的基本原理图DDFS包括信号幅值计算单元、存储正弦数据表的ROM存储器、DAC和输出滤波器组成。正弦波的信号幅值以数据表的形式存储在ROM存储器中，由信号幅值计算单元以恒定的速度进行相位累加计算，计算出当前时刻的输出正弦信号的相位，然后用此相位在ROM种查得应送往DAC的数值。通常使用的相位累加器由N位加法器与N位累加寄存器级联构成。每来1个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累积相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上1个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下1个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累积满量时就会产生1次溢出，完成1个周期性的动作，这个周期就是DDS合成信号的1个频率周期，累加器的溢出频率就是DDS输出的信号频率。用相位累加器输出的数据作为取样地址，对正弦波波形存储器进行相位幅值转换，即可在给定的时间上确定输出的波形幅值。数模转换及低通滤波器 ：DAC将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，低通滤波器用于滤除不需要的取样分量，以便输出特定频率段及平滑的正弦波信号。按照Nyquist准则，最高输出频率可达0.5fc。但考虑到实际低通滤波器性能的限制，实际最高输出频率一般取为40fc。以下是采用Synplify Pro 7.7综合的RTL结果：频率参数计算;题目要求波形频率为10HZ10KHZ,可按步进10HZ调节,为了使频率为1HZ100KHZ,步进1HZ,根据 Fout=Fclk*N/M F=Fclk/M=1其中Fout为输出频率。Fclk为系统时钟，N为累加器步长，M为2的m次方，m为累加器的位数，因此时钟频率必须为M，才能有1HZ的步进，另外要保证100KZ以上时，取样点数不小于16个点，以减小失真，这样时钟频率必须大于3.2M。综合考虑，选取时钟频率为16.777M晶振，相位累加器的位数为22位，频率步进为 Fs16.777M/2221HZDA转换器的转换时间为100ns，可以保证在输出为100KHZ时，输出32个点。FPGA里集成了正弦表的表信息，直接送到DA转换器，FPGA我们选用10K10-4,在16.777M时钟下，时延可以忽略不计。为了减少单片机管脚，采用窜行输入方式对FPGA进行控制，控制电路的设计全部采用VHDL语言来设计。3. 模拟移相网络采用常见的模拟器件电阻，电位器，电容和运放的组合电路实现移相。直接对模拟信号进行移相，如阻容移相，变压器移相等，早期的移相通常采用这种方式。采用这种方式制造的移相器有许多不足之处，如：输出波形受输入波形的影响，移相操作不方便，移相角度随所接负载和时间等因素的影响而产生漂移等。该方案由于使用模拟器件，因此精度不是很高，硬件系统比较复杂。题目的基本要求部分既是采用此方案，我们按要求完成了这部分电路。以下是它的电路图：4 . 系统框图5 .误差分析（1）相位测量电路的误差分析在相位测量过程中，受电子元器件性能的影响，在正弦波经过零检测电路整成方波的过程之中，两路信号不可能做到时延特性完全的一致，前端放大电路以及过零检测电路会带来方波信号相对于输入信号的过零点偏移，所以得到的两个方波信号的相位差实际上是输入信号的相位差和两路过零比较电路相位差的综合相差，由于是在一定的时间内对脉冲的个数进行计数，因此将引入截断误差，尤其当两路信号的相位差较小时，截断误差的存在将在很大程度上对相位测量的精度造成影响。（2）移相网络的误差分析 由于移相网络是基于阻容移相的原理，因此电阻与电容的阻值大小将决定移相的范围，由于采用的是常规的金属膜电阻，其阻值与理论计算值存在误差，因此造成实际移相范围与理论计算值存在一定的偏差。（3）数字式移相信号发生电路的误差分析在数字式移相信号发生电路中，由于锁相环的稳定度的影响，波形的微小振荡就会使得输出和设定值之间存在输出偏差，同时由于D/A转换过程中不可避免的存在量化误差，所以产生的波形幅值与频率将会与设定的预期值形成一定的误差。（4）由于通用板本身结构的限制，以及电路中两路信号的串扰等影响，都会使得系统存在一定的误差三、 软件设计1 单片机部分（1） 移相部分软件流程（2） 测量相位部分软件流程2 FPGA与MCU通信FPGA与MCU通过SPI总线进行通信SPI协议是以主从方式工作的，这种模式通常有一个主设备和一个或多个从设备，其接口包括以下四种信号：（1）串行数据输入（也称为主进从出，或MISO）；（2）串行数据输出（也称为主出从进，或MOSI）；（3）串行移位时钟（也称为SCK）；（4）从使能信号（也称为SS）。MCU把要发送的数据一位一位的传送到FPGA，很自然，FPGA这边经过“串入并出移位寄存器”把数据提取出来。当FPGA传送数据给MCU时，先经过“并入串出移位寄存器”，再把数据船给MCU。四、 性能测试1 测量仪器2 相位测量仪3 数字式移相发生器五、 结束语本系统实现了题目基本部分以及发挥部分的要求，经过测试，相位测量仪的测量范围为：电压（峰峰值）：0.2V30V；频率：1Hz30kHz；显示分辨率为0.01度，测量的绝对误差在2以内。数字式移相信号