[高等教育]电子测量第8章 数字系统测试技术.ppt

第8章数据域测试技术 8 1数据域测试原理概述8 2逻辑分析仪8 3可测性设计8 4数据域测试的应用 8 1数据域测试原理概述 8 1 1数据域的基本概念 1 数据信息 数据流 在数据域测试中首先要明确所测试的信号是什么 信息 只有两种逻辑状态的二进制符号 1 0 或高 低电平 数据字 多位二进制信息组合构成的一个 数据 数据流 大量数据字有序的集合 数据流的显示方式 2 数字系统的特点 1 数字信号通常是按时序传递的 2 信号几乎都是多位传输的 3 信息的传递方式是多种多样的 4 数字信号的速度变化范围很宽 5 信号往往是单次的或非周期性的 6 数字系统故障判别与模拟系统不同 3数据域测试的任务与故障模型 数据域测试的任务及相关术语 3 被测对象与测试方法 数据域测试按被测对象可分为 1 组合电路测试 通常有敏化通路法 D算法 布尔差分法等 2 时序电路测试 通常采用迭接阵列 测试序列 同步 引导和区分序列 等方法 3 数字系统测试 如大规模集成电路 常用随机测试 用伪随机序列信号作激励 技术 穷举测试技术等 4故障模型 故障的模型化与模型化故障 1 固定型故障 StuckFaults 固定1故障 stuck at 1 s a 1固定0故障 stuck at 0 s a 0 2 桥接故障 BridgeFaults 桥接故障 两根或多根信号线间的短接故障 2 桥接故障 BridgeFaults 3 延迟故障 DelayFaults 延迟故障 电路延迟超过允许值而引起的故障 时延测试验证电路中任何通路的传输延迟不超过系统时钟周期 8 1数据域测试原理概述 8 1 2组合电路测试方法简介 1敏化通路法2布尔差分法 1敏化通路法 通路和敏化通路 1 敏化通路法 afy0 10 10 11 01 01 0 故障a f y 故障传播或前向跟踪 一致性检验或反相跟踪 电路的敏化过程 8 1 2组合逻辑电路测试方法 通路敏化基本原理 从故障点选择某条通路到达电路的任一原始输出 如果给这条通路上的一些门的输入指定相应的信号值 以便使故障信号沿所选通路传播到输出 就认为该通路被敏化了 1敏化通路法 故障传播和通路敏化的条件 通路内一切与门和与非门的其余输入端均应赋于 1 值 而一切或门和或非门的其余输入端应赋于 0 值 有扇出电路的敏化过程 1敏化通路法 单通路敏化成功 双通路敏化失败的例子 111 不是x2 s a 0的测试矢量 110 和 011 是x2 s a 0的测试矢量 1敏化通路法 Schneider提出的反例证明某些故障只通过一条通路不可能敏化成功 必须同时沿两条或两条以上的通路才能成功敏化 同时沿G6G9G12和G6G10G12敏化方可成功G6 s a 0 的测试 x1x2x3x4 0000 1敏化通路法 扇出对敏化通路的影响 三种情况 单通路和多通路都产生测试矢量仅单通路能产生测试矢量仅多通路能产生测试矢量 小结 Schneider反例说明一维敏化不是一种算法 对一特定故障寻找敏化通路时 还应考虑同时敏化多个单通路的可能组合 多维敏化 对于多维敏化 必须寻球一种真正的算法 D算法 2布尔差分法 用数学方法来研究故障的传播 优点 普遍性 完备性 严格 简洁 明晰 可以用于多输出电路及多故障的测试 对布尔函数f x f x1 x2 xn 定义 2布尔差分法 对一逻辑函数f X xi X X x1 x2 xn 用符号fi 表示xi 0 1 时f X 的值 则 有一个组合逻辑系统 f x f x1 x2 xi xn 如果布尔表达式 成立 则表明系统内部任何一个节点xi 或主输入 上信号的逻辑值的变化能使输出端y的逻辑值作相应的变化 从而可根据y的变化来测试出xi的变化 以达到对xi故障测试的目的 2布尔差分法 定义 为函数f相对于变量xi的一阶布尔差分 2布尔差分法 侦查故障xi s a 1和故障xi s a 0的测试矢量集分别用T1和T0表示为 2布尔差分法 如果h是逻辑变量X的函数 而f又是变量h和X的函数 则测试故障h s a 1和h s a 0的测试矢量集分别为 2布尔差分法 举例 求侦查下图中故障x1 s a 1 x1 s a 0 h s a 1的测试矢量集 解 写出f的逻辑表达式 2布尔差分法 求f相对变量x1的一阶布尔差分 侦查故障x1 s a 1和x1 s a 0的测试矢量集分别为 2布尔差分法 T1 0100 0101 0110 0111 T0 1100 1101 1110 1111 求f相对于变量h的布尔差分 因为fh 1 x1x2 fh 0 1 所以 检测故障h s a 1的测试矢量为 h s a 1的测试集为T1 0000 1000 8 1数据域测试原理概述 8 1 3时序电路测试方法简介 1迭接阵列 8 1 3时序电路测试方法简介 时序逻辑电路的测试比组合电路困难 时序电路中存在反馈 对电路的模拟 故障的侦查和定位带来困难 时序电路中 t时刻的输出响应 既取决于t时刻的输入 又取决于在此以前的输入 甚至可能与从初始状态一直到时刻t的所有输入都有关系 时序电路的存贮作用往往使电路中一个单故障相当于组合电路中的多故障 测试时序电路中一个故障不再是单个简单的测试矢量 而需要一定长度的输入矢量序列 8 1 3时序电路测试方法简介 时序电路的测试生成需特别考虑 既要处理逻辑相关性又要处理时序相关性 需要特别处理诸如时钟线 反馈线 状态变量线等连线 需要建立全电路正确的时序关系 采用可测试设计和内建自测试技术可显著提高时序电路测试效率 1迭接阵列 用于建立时序电路的组合化模型 原理 将时序电路各时段上的函数关系空间上的函数关系组合电路的D算法等生成测试矢量 时序电路的一般模型 1迭接阵列 阵列单元模型 形成 把反馈线断开 把某时刻的电路展开成一个阵列单元 阵列单元的输入是主输入X j 和现态y j 输出是主输出Z j 和次态y j 1 把1 2 k各时刻的阵列单元串接起来 就组成一个迭接阵列模型 缺点 对大型时序电路 计算量太大 8 1数据域测试原理概述 8 1 4随机测试和穷举测试简介 1随机测试技术2穷举测试技术 1随机测试技术 1 原理概述 确定为达到给定的故障覆盖所要求的测试长度对所给定的测试长度 估计出能得到的故障覆盖 随机测试技术 一种非确定性的故障诊断技术 它是以随机的输入矢量作为激励 把实测的响应输出信号与由逻辑仿真的方法计算得到的正常电路输出相比较 以确定被测电路是否有故障 伪随机测试 借助伪随机序列进行随机测试的方法 关键问题 1随机测试技术 1 原理概述 随机测试和伪随机测试的优缺点 优点 测试生成简单 缺点 一般难以保证100 的故障覆盖率 测试序列通常较长 测试的时间开销较大 1随机测试技术 2 伪随机序列发生器 常见的伪随机序列 m序列 产生m序列的两种电路 线性反馈移位寄存器和细胞自动机 线性反馈移位寄存器 LFSR hi 1 表示接通反馈线 hi 0 表示断开反馈线 1随机测试技术 线性反馈移位寄存器 LFSR 反馈系数hi在二元域上定义的多项式 h x xn h1xn 1 hn 1x 1 称为该线性反馈移位寄存器的特征多项式 既约多项式 本原多项式f x 为一既约多项式 且能整除多项式 而不能整除任何幂次低于2n 1的任何 多项式 以n次本原多项式为特征多项式的LFSR可产生周期为2n 1的伪随机序列 m序列 8 1数字系统测试的基本原理 8 1 4随机测试和穷举测试简介1随机测试技术 2穷举测试技术 2穷举测试技术 定义 一个组合电路全部输入值的集合 构成了该电路的一个完备测试集 对n输入的被测电路 用2n个不同的测试矢量去测试该电路的方法叫穷举测试方法 穷举测试方法的优点 对非冗余组合电路中的故障提供100 的覆盖率 测试生成简单 穷举测试方法的缺点 对多输入电路 测试时间过长 穷举测试法一般用于主输入不超过20的逻辑电路 穷举测试技术 2穷举测试技术 伪穷举测试技术 伪穷举测试的基本原理 设法将电路分成若干子电路 再对每一个子电路进行穷举测试 使所需的测试矢量数N大幅度减少 即N 2n n为电路主输入 如何对电路进行分块以尽可能减少测试矢量数目是伪穷举测试的基本问题之一 2穷举测试技术 伪穷举测试的举例 8 1数字系统测试的基本原理 8 1 5数据域测试系统 1系统组成2数字信号激励源 简易逻辑测试设备 逻辑电平测试 逻辑触发器又称逻辑探头 他是一个多位的数字比较器 他把输入的多路信号与设置的触发字相比较 如果相同就产生触发信号 逻辑触发器与示波器相配合 就可以实现用数据字触发 通过示波器观测数据流中感兴趣的部分内容 系统组成 数据域测试系统的组成 数据域测试系统框图 1 通用数字信号源 作用和功能 为数字系统的功能测试和参数测试提供输入激励信号 产生图形宽度可编程的并行和串行数据图形 产生输出电平和数据速率可编程的任意波形 产生可由选通信号和时钟信号控制的预先规定的数据流 1 数字信号源 通用数字信号源的结构 数据的产生 序列存储器在初始化期间写入了每个通道的数据 数据存储器的地址由地址计数器提供 在测试过程中 在每一个作用时钟沿上 计数器将地址加1 多路器可将多个并行输入位转换成串行数据流 对于低速的数字信号源 多路器可以不要 从数据的每个数输出可直接产生一个串行数据流 格式化器将数据流与时钟同步 格式化器的输出直接驱动输出放大器 放大器的输出电平可编程 2 产生确定的数字信号 确定信号流的数字信号发生器框图 确定数字信号发生器组成 微处理器 数据发生 时钟及时序电路 加速及驱动 产生方式 硬件为主 软件为主 图形库 根据需要存储某些测试图形 库中的数据可供调用 拼装等应用 时钟及时序电路 满足严格的定时及时序关系 常为多时钟工作 加速驱动 满足存储 工作速度及各种驱动要求 3 产生伪随机信号的数字信号发生器 伪随机信号用带有反馈的移位寄存器来产生 四位线性反馈移位寄存器实例 2 特征分析仪 采用特征分析技术的必要性 对各节点逐一地测试与分析使测试成本巨增 受封装的限制 从多节点观察测试响应受到限制 内测试的需要 特征分析技术 从被测电路的测试响应中提取出 特征 通过对无故障特征和实际特征的比较进行故障的侦查和定位 特征分析 由LFSR构成的单输入特征分析器 若hi 0表示连线断开 若hi 1 表示连线接通 特征分析 特征分析技术具有很高的检错率当测试序列足够长时 特征分析的故障侦出率不低于 m为用作特征分析的LFSR的长度 当m 16时 故障侦出率高达99 998 由LFSR构成的多输入特征分析器 MISR 特征分析仪主要用于现场设备的检测 他的核心部件是伪随机二进制序列发生器 其结构如下 伪随机二进制序列发生器检测P X 特征分析 特征分析仪 串行特征分析仪组成框图如下 特征分析仪基本框图 2 特征分析应用 基于特征分析的数字系统故障诊断原理 被测电路的无故障特征或某种故障下的特征可通过电路的逻辑模拟或故障模拟获得 通过事前的模拟建立好特征 故障字典 便可用于故障诊断 3 逻辑分析 逻辑分析用于测试和分析多个信号之间的逻辑关系及时间关系 逻辑分析仪的特点 通道数多 存储容量大 可以多通道信号逻辑组合触发 数据处理显示功能强 8 2逻辑分析仪 主要内容 逻辑分析仪的特点与分类 逻辑分析仪的基本组成原理 逻辑分析仪的触发方式 逻辑分析仪的采样方式 逻辑分析仪的显示方式 逻辑分析仪的主要技术指标与发展趋势 8 2 1逻辑分析仪的特点与分类 1 逻辑分析仪的特点 输入通道多数据捕获能力强 具有多种灵活的触发方式具有较大的存储深度 可以观察单次或非周期信号显示方式丰富能够检测毛刺 2 逻辑分析仪的分类 按工作特点分类 1 逻辑状态分析仪 2 逻辑定时分析仪按结构特点分类 1 台式逻辑分析仪 2 便携式逻辑分析仪 3 外接式逻辑分析仪 4 卡式逻辑分析仪 台式逻辑分析仪 TLA612 便携式逻辑分析仪 卡式逻辑分析仪 外接式逻辑分析仪 AgilentE9340A 8 2 2逻辑分析仪的组成原理 逻辑分析仪的组成结构如图所示 它主要包括数据捕获和数据显示两大部分 逻辑分析仪原理结构 8 2 3逻辑分析仪的触发方式 数据流 逻辑分析仪对被测信号连续采样获得的一系列数据 触发 用来在数据流中选择对分析有意义的数据块 即在数据流中开辟的一个观察窗口 跟踪 窗口中的全部数据称为一个跟踪 即逻辑分析仪采集并在显示器上显示出来的一组数据 触发决定跟踪在数据流中的位置 1 组合触发 组合触发 多通道信号的组合作为触发条件 即数据字触发 每个通道的触发条件可为 1 0 x 如 8个通道的组合触发条件设为 011010X1 则 该8个通道中出现数据 01101001或01101011时均触发 基本的触发跟踪方式 始端触发 指逻辑分析仪在被触发是的数据为存储 显示的第一个有效数据 触发终止跟踪 触发以前 逻辑分析仪就向存储器中以先进先出的方式存储数据 当存储器存满以后 逻辑分析仪才开始搜索触发字 与此同时仍继续用新的数据更新旧的数据 一旦发现触发字 立即停止存储 2 延迟触发 在数据流中搜索到触发字时 并不立即跟踪 而是延迟一定数量的数据后才开始或停止存储数据 它可以改变触发字与数据窗口的相对位置 3 手动触发 随机触发 无条件的人工强制触发 因此观察窗口在数据流中的位置是随机的 4 限定触发 5 触发的识别 触发的识别是靠触发识别器来实现的 对于字触发 识别器把输入的数据字与预先设定的触发字进行比较 两者符合 即产生触发 对于事件触发 则对符合的次数进行计数 达到预置的计数值才产生触发 8 2 4逻辑分析仪的数据获取和存储 1 输入探头 若高于阈值则输出为逻辑 1 反之则为逻辑 0 为检测不同逻辑电平的数字系统 如TTL CMOS ECL等 门限电平可以调节 一般是 10 10V 2 数据捕获 从数据探头得到的信号 经电平转换延迟变为TTL电平之后 在采样时钟的作用下 经采样电路存入高速存储器 这种将被测信号进行采样并存入存储器的过程就称为数据的捕获 在逻辑分析仪中 数据捕获的方式通常有以下两种 1 采样方式 该方式是在采样时钟跳变沿上 对探头中比较器输出的逻辑电平进行判断 比较器的输出和采样输出是不一样的 比较器的输出决定于被测波形的电平值 而采样输出不仅受被测波形影响 而且还取决于采样脉冲到来的时刻 由数字逻辑电路知识可知 用D触发器则可完成这个采样过程 采样过程及波形 由于采样时钟是对电平判别的输出信号进行采样 他只反映高 低两种电平 而不能反映原输入信号的幅度 采样后的输出波形 只能在选择的时钟作用沿上才能发生跳变 而对两个时钟作用沿之间的波形变化不予理睬 因此 输入波形与判别电平相交的时刻并不严格等于存储显示信号电平跳变时刻 3 同步采样和异步采样 同步采样 采用被测系统时钟脉冲作采样脉冲的采样方式 同步采样能够保证逻辑分析仪按被测系统的节拍工作 获取一序列的有意义的状态 这种采用外时钟 用于分析被测系统逻辑状态的分析仪叫逻辑状态分析仪 由于逻辑分析仪内部时钟频率一般较被测系统高得多 这样使单位时间内得的信息量增多 提高了分辨力 从而显示的数据更精确 异步采样可以检测出波形中的 毛刺 干扰 并将它存储到存储器中记录下来 异步采样 使用其内部产生的时钟对被测系统的输入数据进行采样的方式 3 数据存储 逻辑分析仪的存储器主要有移位寄存器和随机存储器 RAM 两种 移位寄存器每存入一个新数据 以前存储的数据就移位一次 待存满时最早存入的数据就被移出 随机存储器是按写地址计数器规定的地址向RAM中写入数据 每当写时钟到来时 计数值加1 并循环计数 因而在存储器存满以后 新的数据将覆盖旧的数据 可见这两种存储器都是以先入先出的方式存储的 对于普遍采用的随机存储方式 逻辑分析仪的数据存储电路框图如下 始端触发 始端触发 一旦进入存储阶段 触发识别电路就从输入的数据中寻找触发字 当满足条件时 产生触发信号 若同时采用延迟触发 则需经过数字延迟电路才产生延迟触发信号 有效触发信号加至开始触发器产生触发 从这是起存入RAM的数据就是有效数据 触发瞬间 开始触发器还命令存储计数计数 当计数指等于RAM的存储容量是 向终止触发器发出信号 终止触发器就给写时钟控制器发 禁止 信号 关闭写时钟 搜索触发字 产生触发信号 判断存储器是否满 终止写入 终端触发 开始存入数据时 触发识别电路并不搜索触发字 而是复位后由开始触发器启动存储计数器现行计数 当计数值等于存储容量时才命令触发识别电路搜索触发字 当触发被识别并经数字延迟之后 产生有效触发信号 一旦产生有效触发信号 终止触发器就给写时钟控制器发 禁止 信号 关闭写时钟 停止存储 终端触发数据存储 先计数 直至存储容量满 再搜索触发字 产生触发信号 终止写入 8 2 4逻辑分析仪的显示方式 把每个通道的信号用分为0 1两种状态 按离散的时间序列显示出来 多个通道同时显示 定时图显示用逻辑定时分析仪 多用于硬件分析 1 定时图显示 2 状态表显示 将每个通道采集到的值组合成数据 按采样顺序显示 逻辑分析仪可以用二进制状态表显示 也可用8 10 16等不同数制显示状态表显示主要用于逻辑状态分析仪 多用于软件分析 3 反汇编显示 只是观察数据列表中的数据流来分析系统工作很不方便 多数逻辑分析仪提供了另一种有效的显示方式 即反汇编方式 这样可以非常方便地观察指令流 分析程序运行情况 表9 1是将某微机系统总线数据采集后 按照其指令系统反汇编的结果 反汇编显示 4 图解显示 图解显示是将屏幕X Y方向分别作为时间轴和数据轴进行显示的一种方式 它将要显示的数据通过D A转换器变为模拟量 按照存储器中取出数据的先后顺序将转换所得的模拟量显示在屏幕上 形成一个图像点阵 8 2 5逻辑分析仪的技术指标及发展趋势 1 主要技术指标 定时分析最大速率 状态分析最大速率 通道数 存储深度 触发方式 输入信号最小幅度 输入门限变化范围 毛刺捕捉能力 逻辑分析仪的主要技术指标说明 1 定时分析最大速率逻辑分析仪工作在定时分析方式时的最大数据采样速率 可以是实际的采样时钟最高频率 也可以是等效采样速率 通常200MHz 1GHz 2 状态分析最大速率工作在状态分析方式时 外部时钟可以输入的最大频率 通常50 200MHz 3 通道数逻辑分析仪信号输入通道数量 它包括数据通道和时钟通道 通道越多 我们可以同时观测的信号就越多 4 存储深度每个通道可以存储的数据位数 单位为比特 B 通道 一般为几KB至几十KB 5 触发方式逻辑分析仪的触发方式越多 其数据窗口定位就越灵活 6 输入信号最小幅度逻辑分析仪探头能检测到的输入信号最小幅度 7 输入门限变化范围探头门限的可变范围 一般为 10V 10V 其可变范围越大 则可测试的数字系统逻辑电子种类越多 8 毛刺捕捉能力逻辑分析仪所能检测到的最小毛刺脉冲的宽度 2 发展趋势 分析速率 通道数 存储深度等技术指标也在不断提高功能不断加强 与时域测试仪器示波器的结合 提高混合信号分析能力向逻辑分析系统 LogicAnalyzeSystem 方向发展 8 2 6逻辑分析仪的应用 逻辑分析仪是数据测试中最典型 最重要的工具 他在计算机 微型计算机产品化和数字系统中的应用越来越广 一 逻辑定时分析仪的基本应用逻辑定时分析仪主要用于分析数字电路 微型计算机和微机化产品中各路信号间的逻辑关系和定时关系 它是数字系统中硬件分析的主要工具 一 定时分析仪的应用特点1 定时仪的采样存储 1 采样时钟定时仪通常选用逻辑分析仪的内时钟进行采样 与被测系统异步工作 因此 时钟选择比较简单 但由于逻辑分析仪内部时钟变化范围很宽 应选择内时钟频率为被测信号频率或相当最窄观测脉冲对应频率的5 10倍 在用定时仪观测波形时 内时钟周期越短 捕获信号流的范围也越小 2 毛刺检测数字系统中 把持续时间小于采样周期的窄脉冲叫作毛刺 他是由于外界的干扰或各路信号间经过不同的路径时延迟时间不同 有关信号时间关系配合不好造成的 是造成硬件故障的重要原因 毛刺的检测 采用在每个通道的输入信号通道上加一毛刺检测电路 将毛刺检测出来加以存储 当需要显示时 在显示器上用加亮的方式显示 显示方式主要有锁定方式 毛刺方式 2 定时仪触发定时仪也常采用字触发 也可采用始端 终端触发或加一定的延时 而毛刺触发是定时仪的独有特性 毛刺触发可以设定某路或几路信号中一旦出现毛刺即触发 这样定时以就长期监视被测电路 一旦出现所关心的毛刺信号 就通过触发捕捉当时的情况 以便分析毛刺影响 3 定时仪显示定时仪只能采用定时图一种方式显示 此方式下 可分为同时显示毛刺和不显示毛刺两种情况 在定时图中 用类似方波的伪波形显示采样值的高低电平 定时仪中采样时钟等时间间隔地出现 因此 显示的图形能反映采样逻辑电平值与时间的关系 8 2 6逻辑分析仪的应用 逻辑分析仪检测被测系统 是用逻辑分析仪的探头检测被测系统的数据流 通过对特定数据流的观察分析 进行软硬件的故障诊断 1 逻辑分析仪在硬件测试及故障诊断中的应用 给一数字系统加入激励信号 用逻辑分析仪检测其输出或内部各部分电路的状态 即可测试其功能 通过分析各部分信号的状态 信号间的时序关系等就可以进行故障诊断 硬件测试及故障诊断框图 先让数据发生器低速工作采集到的ROM作为标准数据 然后逐步提高数据发生器的计数时钟频率 将每次采集到的数据与标准数据相比较 直到出现不一致为止 此时时钟频率即为ROM的最高工作频率 例1ROM最高工作频率的测试 例2译码器输出信号及毛刺的观察 逻辑分析仪工作在毛刺锁定方式下 在波形窗口中开启毛刺显示 即可观察到译码器输出端上的毛利 如下图所示 毛刺的标记 表示此时该信号上出现了窄脉冲 可能会引起电路工作的不正常 二 逻辑状态分析仪的应用逻辑状态分析仪常用来分析计算机软件 他是跟踪 调试程序 处理各种原因引起的软件故障的有力工具 一 状态分析仪的应用特点 1 时钟选择状态分析仪采用外时钟作为采样时钟 与被测系统是同步的 时钟选择时 要求使用者对被测系统工作情况有一定的了解 选择原则 在选择时钟的跳变沿上 被监视的所有信号都应处于有效状态 2 可以对采样时钟进行限