数字电子技术复习题库.doc

数字电子技术复习题库一、填空1.按逻辑功能特点，数字电路可以分为 和 。2在逻辑电路中，三极管通常工作在 和 状态。3.串行进位加法器的缺点是（ ），要想速度较高时应采用（ ）加法器。4.主从结构的JK触发器存在( )。5利用 （ ）可以把集成计数器设计成初态不为零的计数器。65个变量可构成 个最小项，每种变量取值可使 个最小项的值7.所有最小项的和为 。8触发器是一种具有 功能且在触发脉冲作用下会翻转状态的电路。触发器有两种可能的状态为 态和 态。当触发脉冲过后，触发器状态仍维持不变，这就是 能力。9.若用二进制代码对67个字符进行编码，则至少需要 （ ）位二进制数。10己知逻辑函数，约束条件为=0，则卡诺图中有（ ）个最小项，有（ ）个无关项。11.在优先编码器中，是优先级别（ ）的编码起排斥优先级别（ ）的。12对于D/A转换器，其转换位数越多，转换精度会越 ( ) 。13（503）10=（ ）8421BCD。14一位数值比较器的逻辑功能是对输入的 数据进行比较，它有 、 、 三个输出端。15TTL集成JK触发器正常工作时，其和端应接 电平。16构造一个模6计数器需要 个状态， 个触发器。二、选择1余3码01101001对应的8421BCD码为（ ）。A、00110110 B、00111001 C、01100110 D、100111002三态门输出高阻状态时，（ ）是不正确的说法。A 用电压表测量指针不动 B 相当于悬空 C 电压不高不低 D 测量电阻指针不动 3要用n 位二进制数为N 个对象编码，必须满足（ ）。A N = 2n B N 2n C N 2n D N = n4三输入八输出译码器，对任意一组输入值其有效输出个数为（ ）。A、3个 B、8个 C、1个 D、11个5串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。A 超前，逐位 B 逐位，超前C逐位，逐位 D超前，超前6存在一次变化问题的触发器是( )。A RS触发器 B D触发器 C 主从JK触发器 D 边沿JK触发器A、16 B、2 C、4 D、87 N个触发器可以构成能寄存（ ）位二进制数码的寄存器。A N-1 B N C N+1 D 2N8组合逻辑电路通常由（ ）组合而成。A 门电路 B 触发器 C 计数器9一位8421BCD码译码器的数据输入线与译码输出线的组合是（ ）。A、4:6 B、1:10 C、4:10 D、2:410要用n 位二进制数为N 个对象编码，必须满足（ ）。A、 N = 2n B、 N 2n C、 N 2n D、 N = n11一位十六进制数可以用（ ）位二进制数来表示。A. 1 B. 2 C. 4 D. 1612逻辑函数 和 G=AB满足关系（ ）相等。A. B. C. D. 13逻辑函数F=AB+AB和G=A + B满足关系（ ）。A、F=C B、F=G C、F=G D、F=G14引起组合电路中竞争与险象的原因是( )。A、逻辑关系错 B、电路时延 C、干扰信号 D、电源不稳定15一个四位并行加法器74HC283的输入、输出端个数为（ ）。A、4入4出 B、8入4出 C、9入5出 D、8入5出16组合逻辑电路通常由（ ）组合而成。 A、门电路 B、触发器 C、计数器17同步计数器和异步计数器比较，同步计数器的显著优点是( )。 A 工作速度高 B 触发器利用率高 C 电路简单 D 不受时钟CP控制18下列逻辑电路中为时序逻辑电路的是( )。A 变量译码器 B 加法器 C 数码寄存器 D 数据选择器198线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ ）。A、111 B、010 C、000 D、10120十六路数据选择器的地址输入（选择控制）端有（ ）个。三、逻辑函数化简1.2. 3.；4. 四、综合题1、对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。Z= BC=02分析下列电路是几进制的计数器。 3. 有个逻辑门电路的输入、输出相应的波形如图，试写出Y与AB的逻辑函数式（写出具体的解题过程）。五、函数发生器设计1.利用数据选择器74ls151实现逻辑函数。要求：写出过程，画出电路图。2.利用数据选择器74ls151实现逻辑函数。要求：写出过程，画出电路图。3. 用3线-8线译码器74ls138实现逻辑函数。要求：写出过程，画出电路图。用3线-8线译码器74ls138实现逻辑函数。要求：写出过程，画出电路图。六、数字逻辑电路分析1.时序逻辑电路如图所示，(1)、写出分析过程。(2)、画出其状态转换图。(3)、说明电路的逻辑功能。174LS161是同步