第2章 组合逻辑电路.ppt

3 1 电子技术 第二讲组合逻辑电路 数字电路部分 3 2 第三章组合逻辑电路 3 1概述 3 2组合逻辑电路分析基础 3 3组合逻辑电路设计基础 3 4几种常用的组合逻辑组件 3 3 3 1概述 逻辑电路 组合逻辑电路 时序逻辑电路 功能 输出只取决于当前的输入 组成 门电路 不存在记忆元件 功能 输出取决于当前的输入和原来的状态 组成 组合电路 记忆元件 3 4 组合电路的研究内容 分析 设计 给定逻辑图 得到逻辑功能 分析 给定逻辑功能 画出逻辑图 设计 3 5 3 2组合逻辑电路分析基础 1 由给定的逻辑图逐级写出逻辑关系表达式 分析步骤 2 用逻辑代数或卡诺图对逻辑代数进行化简 3 列出输入输出状态表并得出结论 电路结构 输入输出之间的逻辑关系 3 6 例1 分析下图的逻辑功能 3 7 真值表 特点 输入相同为 1 输入不同为 0 同或门 3 8 例2 分析下图的逻辑功能 3 9 真值表 特点 输入相同为 0 输入不同为 1 异或门 3 10 1 例3 分析下图的逻辑功能 0 1 被封锁 1 B 3 11 1 0 被封锁 1 特点 M 1时选通A路信号 M 0时选通B路信号 选通电路 3 12 3 3组合逻辑电路设计基础 任务要求 最简单的逻辑电路 1 指定实际问题的逻辑含义 列出真值表 分析步骤 2 用逻辑代数或卡诺图对逻辑代数进行化简 3 画出逻辑图 3 13 例 设计三人表决电路 A B C 每人一个按键 如果同意则按下 不同意则不按 结果用指示灯表示 多数同意时指示灯亮 否则不亮 1 首先指明逻辑符号取 0 1 的含义 2 根据题意列出真值表 真值表 三个按键A B C按下时为 1 不按时为 0 输出是F 多数赞成时是 1 否则是 0 3 14 真值表 3 画出卡诺图 并用卡诺图化简 3 15 4 根据逻辑表达式画出逻辑图 1 若用与或门实现 3 16 2 若用与非门实现 3 17 练习 设计一个监视交通信号灯工作状态的逻辑电路 每一组信号灯由红 黄 绿三盏灯组成 如图所示 正常工作情况下 任何时刻必有一盏灯点亮 而且只允许有一盏灯点亮 而当出现其他五种点亮状态时 电路发生故障 这时要求发出故障信号 以提醒维护人员前去修理 3 18 解 1 首先进行逻辑抽象 取红 黄 绿三盏灯的状态为输入变量 分别用R A G表示 并规定灯亮时为1 不亮时为0 取故障信号为输出变量 以Z表示之 并规定正常工作状态下Z为0 发生故障时Z为1 根据题意可列出下表所示的逻辑真值表 3 19 3 20 2 写出逻辑函数式 3 选定器件类型为小规模集成门电路 4 将上式化简后得到5 根据化简结果画出逻辑电路图 3 21 3 22 3 4几种常用的组合逻辑组件 3 4 1编码器 为了区分一系列的事物 将其中的每个事物用一个二值表示 即编码 3 23 n个二进制代码 n位二进制数 有2n种不同的组合 可以表示2n个信号 一 二进制编码器 二进制编码器的作用 将一系列信号状态编制成二进制代码 普通编码器 任何时刻只允许输入一个编码信号 输入有约束 优先编码器 允许多个输入同时出现 但只对优先级最高的进行编码 3 24 例 用与非门组成三位二进制编码器 八线 三线编码器 设八个输入端为I1 I8 八种状态 与之对应的输出设为F1 F2 F3 共三位二进制数 设计编码器的过程与设计一般的组合逻辑电路相同 首先要列出状态表 即真值表 然后写出逻辑表达式并进行化简 最后画出逻辑图 3 25 真值表 3 26 8 3编码器逻辑图 3 27 二 二 十进制编码器 二 十进制编码器的作用 将十个状态 对应于十进制的十个代码 编制成BCD码 十个输入 四位 输入 I0 I9 输出 F4 F1 列出状态表如下 3 28 逻辑图略 状态表 3 29 3 4 2译码器 译码是编码的逆过程 即将某二进制翻译成对应的高低电平信号 一 二进制译码器 二进制译码器的作用 将n个输入的组合译成2n种电路状态 也叫n 2n线译码器 译码器的输入 一组二进制代码 译码器的输出 一组高低电平信号 3 30 2 4线译码器74LS139的内部线路 3 31 74LS139的功能表 表示低电平有效 3 32 74LS139管脚图 一片139种含两个2 4译码器 3 33 例 利用线译码器分时将采样数据送入计算机 3 34 工作原理 以A0A1 00为例 脱离总线 3 35 3 8线译码器 74LS138 74LS138芯片引脚分布图 3 36 2 各输出的逻辑表达式为 用途 单选通输出译码器常用于计算机中对存储器 输入输出接口芯片等的地址译码 也可与相应的逻辑门构成各种组合逻辑电路 工作原理 1 使能端 G1 1 同时满足 允许译码 否则禁止译码 最小项生成器 3 37 G A0 A1 A2 1 1 1 1 1 1 1 74138逻辑电路图 3 38 用两个3线 8线译码器组成4线 16线译码器 3 39 用3线 8线译码器实现多路分配器 要求 A2 A1 A0接地址码 控制输入数据X 送到对应的输出Y0 Y7中 3 40 2 4线译码器功能表 从功能表可知 下面介绍用译码器设计组合逻辑电路的方法 3 41 例 用2 4线译码器产生一组多输出函数 参考上页的逻辑式 可知 3 42 接线图 3 43 解 将原式转化为最小项表达式 例 试用138译码器实现逻辑组合 F B C 3 44 试用138译码器实现函数 3 45 二 显示译码器 二 十进制编码 显示译码器 显示器件 在数字系统中 常常需要将运算结果用人们习惯的十进制显示出来 这就要用到显示译码器 显示器件 常用的是七段显示器件 3 46 a b c d f g abcdefg 1111110 0110000 1101101 e 七段显示器件的工作原理 3 47 分为 共阴极和共阳极两种 共阳极 共阴极 3 48 显示译码器 7448的管脚图 灭灯输入 动态灭灯输出 试灯输入 动态灭铃输入 3 49 3 50 3 4 3加法器 举例 A 1101 B 1001 计算A B 0 1 1 0 1 0 0 1 1 加法运算的基本规则 1 逢二进一 2 最低位是两个数最低位的叠加 不需考虑进位 3 其余各位都是三个数相加 包括加数 被加数和低位来的进位 4 任何位相加都产生两个结果 本位和 向高位的进位 用半加器实现 用全加器实现 3 51 一 半加器 半加运算不考虑从低位来的进位 设 A 加数 B 被加数 S 本位和 C 进位 真值表 3 52 逻辑图 逻辑符号 3 53 二 全加器 an 加数 bn 被加数 cn 1 低位的进位 sn 本位和 cn 进位 真值表 3 54 半加和 所以 全加和 逻辑图 逻辑符号 3 55 全加器SN74LS183的管脚图 3 56 例 用一片SN74LS183构成两位串行进位全加器 串行进位 A2A1 B2B1CD2D1 3 57 3 4 4数据分配器与选择器 在计算机系统中 常常需要将数据总线上的信号传送到不同的单元 或将某个通道的信号传送的数据总线上 完成前一功能的电路称为数据选择器 完成后一功能的电路称为数据分配器 3 58 一数据分配器 工作原理 例 用74138译码器实现八路数据分配的功能 地址输入 使能端 数据输入D 数据输出 当G1 1 允许数据分配 若将输入数据转送至输出端Y2 D 地址输入应为CBA 010 此时其余输出端均为1 3 59 74138译码器作为数据分配器的功能表 3 60 二数据选择器 工作原理 四选一 输出Y的表达式 由此可见 当A0A1 mi 为控制信号 Di为数据信号时 输入输出逻辑关系为四选一选择器 当Di为控制信号 A0A1 mi 为数据信号时 输入输出逻辑关系为二变量的逻辑函数 3 61 74LS151集成电路数据选择器 功能表 八选一 逻辑符号 输出Y的表达式 3 62 2 74lS151集成电路数据选择器的应用 例1 试用74LS151实现真值表所示逻辑函数 解 1 根据真值表写出最小项表达式 2 根据74LS151选择器的功能将最小项表达式转换成对应的输出形式Y m3D3 m4D4 m6D6 m7D7 3 将D3D4D6D7接1 式中没有出现的最小项为m0m1m2m5 其对应的控制变量D0D1D2D5接0 由此画出的逻辑图 CBA Y 00011011 0 3 63 例2试用选择器74LS151产生逻辑函数L XYZ XYZ XY 2 转换成对应的输出形式Y m3D3 m5D5 m6D6 m7D73 将D7 D6 D5 D3接1 D4 D2 D1 D0接0则74LS151输出与L的表达式完全相同 逻辑电路图 ZYX L 00010111 0 解 1 将已知函数变换成最小项表达式 3 64 例3试用选择器74LS151实现逻辑函数L ABC ACD 2 转换成对应的输出形式Y m7D7 m6D6 m4D43 将D7接1 D6 D4接D 其余接0 则74LS151输出与L的表达式完全相同 逻辑电路图 CBA L 000