计算机组成原理实验指导书.doc

计算机组成原理实验平台目录第一章 性能特点31.1 系统功能及特点31.2 实验系统组成3第二章 实验项目42.1 算术逻辑运算单元实验4实验一 不带进位位逻辑或运算实验6实验二 不带进位位加法运算实验72.2 通用寄存器单元实验8实验一 数据输入通用寄存器10实验二 寄存器内容无进位位左移实验10实验三 寄存器内容无进位位右移实验112.3 进位控制、通用寄存器判零实验11实验一 算术逻辑单元带进位位的加法运算实验13实验二 带进位移位实验142.4 存储器和总线实验15实验一 存储器的写操作17实验二 读存储器的数据到总线上182.5 堆栈寄存器实验18实验一 对4个寄存器进行写入操作19实验二 对4个寄存器进行读出操作202.6 微程序控制单元实验21实验一 微地址打入操作23实验二 微地址+1操作232.7 指令部件模块实验24实验一 PC计数器置数27实验二 PC计数器加127实验三 置当前指令寄存器272.8 时序与启停实验272.9 模型机的总体设计30第三章 综合实验的调试383.1 实验目的383.2 实验连线383.3 指令系统393.4 微指令表413.5 程序调试44实验一 实现普通的加、减法指令44实验二 带进位运算的模型机46第四章 驻机键盘和液晶显示器的使用方式524.1 键盘定义524.2 操作方法52第五章 HKCPT软件简介和安装555.1 HKCPT性能特点555.2 软件安装和卸载555.3 HKCPT软件界面介绍565.4 菜单介绍565.5 HKCPT实验仪操作指南61附录1 HKCPT微指令序列表63附录2 HKCPT软件热键表64附录3 HKCPT常用集成电路引出端功能图65附录 4 基于CPLD的算术逻辑运算单元的设计（扩充选配类）70注意事项： 在做单元模块实验前，务必先将左侧板总线上短8芯扁平电缆及右侧板上连线板全部拔离实验平台。做实验时，根据实验说明连接相关总线。可通过PC机软件（HKCPT）中的查看刷新菜单来观察各寄存器当前值。 54第一章 性能特点1.1 系统功能及特点1.1.1 提供各个基本功能模块我们在比较了国内的多家实验平台厂商的产品后，发现多数产品不是连线过于繁琐，就是由CPLD来替代所有的硬件。市场需要一种连线不多，但具有灵活性的实验系统,不同设计方案，不同的连线方法，可以得到不同的结果。我们所提供的实验平台本身就是一个可运行的系统。整个系统采用功能模块化的设计思路，实验者可单独设计和调试各个功能模块，最终实现一个新的系统，这样可大大减轻实验指导教师的工作量。整个实验平台提供了运算器模块、指令部件模块、堆栈寄存器模块、存储器模块、总线传输模块、微程序模块、启停和时序模块，以及用于调试和观察数据的监控模块。1.1.2 组成结构整个系统采用总线结构，总线结构具有扩展能力强，结构简单清晰，连线方便快捷等特点。本实验平台的总线分为：内部、外部地址总线，内部、外部数据总线。整个系统的各个总线都布有测试孔，以便于测试。各模块的电源、地、地址数据总线已经按照标准连接完毕，控制信号都按各功能模块的布局引出，实验者可方便的定位各测试点。1.1.3 监控模块监控模块为实验调试和程序设计带来了相当的便利。实验者可以通过监控模块来修改微程序和内存中的程序。为了实验的连贯性，系统中还提供了FLASH MEMORY 来保存微程序和程序，掉电时内容不会丢失，实验者可随时保存和读取微程序与程序。为了使实验者随时观察数据和地址，实验平台提供了一块2*16的液晶屏，可同时显示当前地址、当前总线上的数据和当前的微指令和一些关键寄存器的值。1.1.4 操作方式：单机方式：整个系统可单独使用，可通过24个按键和液晶来编辑内存和微程序存储器中的数据，在系统运行时可监控所有关键数据。实验者使用拨动开关来产生二进制码进行微程序和程序的编写。联机方式：系统可与PC机相连，PC机上提供了windows界面的操作软件，实验者可在PC机上进行编辑、加载、动态调试等操作。1.2 实验系统组成本实验平台由两部分组成，左边为实验模块部分，主要分布着各个实验单元和监控单元。实验平台的右边为数据输出板，板上分布着24个二进制开关、若干个LED发光二极管、DIP插座，还有1块用于显示当前状况的液晶板。第二章 实验项目2.1 算术逻辑运算单元实验2.1.1 实验目的1、掌握简单运算器的数据传输方式2、掌握74LS181的功能和应用2.1.2 实验要求完成不带进位位算术、逻辑运算实验。按照实验步骤完成实验项目，了解算术逻辑运算单元的运行过程。2.1.3 实验说明2.1.3.1 ALU单元实验构成（如图2-1-1）1、运算器由2片74LS181构成8位字长的ALU单元。2、2片74LS374作为2个数据锁存器（DR1、DR2），8芯插座ALU-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。运算器的数据输出由一片74LS244（输出缓冲器）来控制，8芯插座ALU-OUT作为数据输出端，可通过短8芯扁平电缆把数据输出端连接到数据总线上。图2-1-1图2-1-22.1.3.2 ALU单元的工作原理（如图2-1-2）数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；当ALU-O为高电平时，74LS244的输出为高阻。信号名称作 用有效电平EDR1选通DR1寄存器低电平有效EDR2选通DR2寄存器低电平有效D1CKDR1寄存器工作脉冲上升沿有效D2CKDR2寄存器工作脉冲上升沿有效S0S374LS181工作方式选择见附表M选择逻辑或算术运算高电平为逻辑运算,低电平为算术运算CN有无进位输入高电平有效CCK进位寄存器的工作脉冲上升沿有效ALU-O74LS181计算结果输出至总线低电平有效2.1.3.3 控制信号说明2.1.4 实验步骤实验一：不带进位位逻辑或运算实验把ALU-IN（8芯的盒型插座）与右板上的二进制开关单元中J01插座相连(对应二进制开关H16H23)，把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制开关（请按下表接线）。控制信号接入开关位号D1CKPLS1 孔D2CKPLS1 孔EDR1H8 孔EDR2H7 孔ALU-OH6 孔CNH5 孔MH4 孔S3H3 孔S2H2 孔S1H1 孔S0H0 孔 按启停单元中的运行按钮，使实验平台处于运行状态。 二进制开关H16H23作为数据输入，置33H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据0011001133H置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0010111110 按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。 二进制开关H16H23作为数据输入，置55H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据0101010155H置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0100111110 按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿的脉冲，把55H打入DR2数据锁存器。 经过74LS181的计算，把运算结果（F=A或B）输出到数据总线上，数据总线上的LED显示灯IDB0IDB7应该显示为77H。实验二：不带进位位加法运算实验 二进制开关H16H23作为数据输入，置33H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据0011001133H置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0010101001 按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。 二进制开关H16H23作为数据输入，置55H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据0101010155H置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0100101001 按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿，把55H打入DR2数据锁存器。 经过74LS181的计算，把运算结果(F=A加B)输出到数据总线上，数据总线上的LED显示灯IDB0IDB7应该显示为88H。2.1.5 实验思考验证74LS181的算术运算和逻辑运算，在保持DR1=65H、DR2=A7H时，改变运算器的功能设置，观察运算器的输出，填写以下表格来进行分析和比较。DR1DR2S3S2S1S0M=0 （算术运算）M=1逻辑运算CN=1CN=065A70000F=F=F=65A70001F=F=F=65A70010F=F=F=65A70011F=F=F=65A70100F=F=F=65A70101F=F=F=65A70110F=F=F=65A70111F=F=F=65A71000F=F=F=65A71001F=F=F=65A71010F=F=F=65A71011F=F=F=65A71100F=F=F=65A71101F=F=F=65A71110F=F=F=65A71111F=F=F=附74LS181的逻辑方式M=1逻辑运算M=0算术运算S3 S2 S1 S0逻辑运算CN=1（无进位）CN=0（有进位）0000F=/AF=AF=A加10001F=/(A+B)F=A+BF=（A+B）加10010F=/A BF=A+/BF=（A+/B）加10011F=0F=减1（2的补）F=00100F=/（AB）F=A加A/BF=A加A/B加10101F=/BF=(A+B)加A/BF=(A+B)加A/B加10110F=ABF=A减B减1F=A减B0111F=A /BF=A/B减1F=A/B1000F=/A+BF=A 加ABF=A 加AB加 11001F= /（AB ）F=A加BF=A加B加11010F=BF=(A+/B)加ABF=(A+/B)加AB加11011F=ABF=AB减1F=AB1100F=1F=A加 AF=A加 A 加11101F=A+/BF=(A+B) 加 AF=(A+B) 加 A 加11110F=A+BF=(A+/B)加AF=(A+/B)加A加11111F=AF=A减1F=A2.2 通用寄存器单元实验74LS2442.2.1 实验目的了解通用寄存器的组成和硬件电路，利用通用寄存器实现数据的置数、左移、右移等功能。2.2.2 实验要求按照实验步骤完成实验项目， 实现通用寄存器移位操作。了解通用寄存器单元的工作原理运用。2.2.3 实验说明2.2.3.1 寄存器实验构成：（如左图）1、通用寄存器由2片GAL16V8构成8位字长的寄存器单元。8芯插座RA-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。2、数据输出由一片74LS244（输出缓冲器）来控制。用8芯插座RA-OUT作为数据输出端，可通过短8芯扁平电缆，把数据输出端连接到数据总线。 3、判零和进位电路由1片GAL、1片7474和一些常规芯片组成，用2个LED（ZD、CY）发光管分别显示其状态。其中ZD为判零位显示灯,CY为进位位显示灯。2.2.3.2 通用寄存器单元的工作原理：（图2-2-2）通用寄存器单元的核心部件为2片GAL16V8，它具有锁存、左移、右移、保存等功能。各个功能都由X1、X2信号和工作脉冲RACK来决定。当置ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上的数据打入通用寄存器。可通过设置X0、X1来指定通用寄存器工作方式，通用寄存器的输出端Q0Q7接入判零电路。LED（ZD）亮时，表示当前通用寄存器内数据为0。输出缓冲器采用74LS244，当控制信号RA-O为低时，74LS244开通，把通用寄存器内容输出到总线；当RA-O为高时，74LS244的输出为高阻。GAL 方程如下： Clk,OE pin 1,11; A,B,C,D pin 3,4,5,6; QA,QB,QC,QD pin 18,17,14,13; S0,S1,SIL,SIR pin 8,9,2,7; Q =QD,QC,QB,QA; I =D,C,B,A; SL=QC,QB,QA,SIL; SR =SIR,QD,QC,QB;equations Q:= S0 & S1 & I # S0 &!S1 & SR # !S0 &S1 & SL #!S0 &!S1 & Q;图2-2-22.2.3.3 控制信号说明信号名称作 用有效电平X0、X1通用寄存器的工作模式见附表ERA选通通用寄存器低电平有效RA-O通用寄存器内容输出至总线低电平有效RACK通用寄存器工作脉冲上升延有效M在ALU单元中作为逻辑和算术运算的选择。在本实验中决定是否带进位移位0 带进位1 不带进位2.2.4 实验步骤实验一：数据输入通用寄存器 把RA-IN（8芯的盒型插座）与右板上二进制开关单元中的J01插座相连(对应二进制开关H16H23)，把RA-OUT（8芯的盒型插座）与数据总线上的DJ6相连。 把RACK连到脉冲单元的PLS1，把ERA、X0、X1、RA-O、M接入二进制拨动开关。（请按下表接线）。控制信号接入开关位号RACKPLS1 孔X0H12 孔X1H11 孔ERAH10 孔RA-OH9 孔MH4 孔 二进制开关H16H23作为数据输入，置42H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据0100001042H置各控制信号如下：H12H11H10H9H4X0X1ERARA-OM11001 按启停单元中的运行按钮，置实验平台为运行状态。 按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，把42H打入通用寄存器。此时数据总线上的指示灯IDB0IDB7 应该显示为42H。由于通用寄存器内容不为0，所以LED（ZD）灯灭。实验二：寄存器内容无进位位左移实验 按照实验1数据输入的方法把数据42H打入通用寄存器中，数据总线上显示42H。实现左移功能，置各控制信号如下：H12H11H10H9H4X0X1ERARA-OM01001 按启停单元中的运行按钮，置实验平台为运行状态。 按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器中的值左移。 此时数据总线上的LED指示灯IDB0IDB7 应该显示为84H。由于通用寄存器内容不为0，所以ZD（LED）灯灭。 按脉冲单元中的PLS1脉冲按键，使通用寄存器中的值左移，此时数据总线上的LED指示灯IDB0IDB7应该显示为09H。若一直按PLS1，在总线上将看见数据循环左移的现象。实验三：寄存器内容无进位位右移实验 按照实验1数据输入的方法把数据42H打入通用寄存器中，数据总线上显示42H。实现右移功能，置各控制信号如下：H12H11H10H9H4X0X1ERARA-OM10001 按启停单元中的运行按钮，置实验平台为运行状态。 按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器中的值右移。 此时数据总线上的LED指示灯IDB0IDB7 应该显示为21H。由于通用寄存器内容不为0，所以ZD（LED）灯灭。 按脉冲单元中的PLS1脉冲按键，使通用寄存器中的值右移，此时数据总线上的LED指示灯IDB0IDB7应该显示为90H。若一直按PLS1，在总线上将看见数据循环左移的现象。附：通用寄存器的逻辑通用寄存器（8位并入并出移位寄存器）CLRX1 X0CLKSL SRQAAH0X XXX X全 01X X0X X保持不变11 1上升沿X X并行接数AH10 1上升沿X 0右移 移入010 1上升沿X 1右移 移入111 0上升沿0 X左移 移入011 0上升沿1 X左移 移入12.3 进位控制、通用寄存器判零实验2.3.1 实验目的1、熟悉带进位控制的算术逻辑运算器的组成和硬件电路用进位寄存器来实现带进位的左移、右移。2、熟悉判零线路。2.3.2 实验要求按照实验步骤完成实验项目，实现带进位位的算术逻辑运算，通用寄存器实现带进位的左移、右移功能，理解通用寄存器的判零电路。2.3.3 实验说明2.3.3.1 进位和判零电路的实验构成进位和判零电路由1片GAL、74LS74和两个LED（CY、ZD）发光管组成。当有进位时CY发光管亮，ZD发光管亮表示当前通用寄存器的内容为0。图2-3-12.3.3.2 进位控制的原理：（如图2-3-1） 进位电路与通用寄存器、ALU有着非常紧密的关系，算术逻辑单元的进位输出和通用寄存器带进位移动都会影响进位寄存器中的结果。 若实验者在做算术逻辑实验时，选择了算术运算方式，当ALU的计算结果输出至总线时，在CCK 上来一个上升沿，将把74LS181的进位输出位（Cn+4）上的值（为了统一进位标识，1表示有进位，0表示无进位），打入进位寄存器（74LS74）中，并且有进位时LED(CY)发光。 在进行通用寄存器的数据移位实验时，把CCK和通用寄存器的工作脉冲接在一起，当选择带进位左移动时，在工作脉冲下，通用寄存器的最高位将移入进位寄存器中，进位寄存器中的值将移入通用寄存器的最低位。当进位寄存器中的值为1时，LED（CY）发亮，若进位寄存器中的值为0时，LED（CY）灭。同样在带进位右移时，也会产生这样的效果。 通过把通用寄存器中的每一位做“或”运算，当寄存器的每一位为0时，ZD输出0，LED（ZD）发光。以下为GAL中的方程：Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 M X0 X1 GNDCn+4 ALU_O CY NC NC CY_I ZD C SR SL ERA VCC SR=M * /X1 * X0 * Q0 + /M * /X1 * X0 * CY + /ALU_O*/Cn+4SL=M * X1 * /X0 * Q7 + /M * X1 * /X0 * CY + /ALU_O*/Cn+4CY_I = /X1 * X0 * Q0 + X1 * /X0 *Q7 + /ALU_O*/Cn+4/ZD = /Q0 * /Q1 * /Q2 * /Q3 * /Q4 * /Q5 * /Q6 * /Q72.3.3.3 控制信号说明信号名称作 用有效电平EDR1选通DR1寄存器低电平有效EDR2选通DR2寄存器低电平有效D1CKDR1寄存器工作脉冲上升沿有效D2CKDR2寄存器工作脉冲上升沿有效S0S374LS181工作方式选择见附表M选择逻辑或算术运算低电平为逻辑运算,高电平为算术运算CN有无进位输入高电平有效CCK进位寄存器的工作脉冲上升沿有效ALU-O74LS181计算结果输出至总线低电平有效X0、X1通用寄存器的工作模式见附表ERA选通通用寄存器低电平有效RA-O通用寄存器内容输出至总线低电平有效RACK通用寄存器工作脉冲上升延有效M在ALU单元中作为逻辑和算术运算的选择。在本实验中决定是否带进位移位0 带进位1 不带进位2.3.4 实验步骤实验一：算术逻辑单元带进位位的加法运算实验 把ALU-IN（8芯的盒型插座）与右板上的二进制开关单元中J01插座相连(对应二进制开关H16H23)，把ALU-OUT（8芯的盒型插座）与数据总线上的DJ2相连。 把D1CK、D2CK、CCK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-O、S0、S1、S2、S3、CN、M接入二进制拨动开关（请按下表接线）。控制信号接入开关位号D1CKPLS1 孔D2CKPLS1 孔CCKPLS1 孔EDR1H8 孔EDR2H7 孔ALU-OH6 孔CNH5 孔MH4 孔S3H3 孔S2H2 孔S1H1 孔S0H0 孔 按启停单元中停止按钮，实验平台停机并且把进位寄存器CY清零（CY灯灭）。在本实验中使用算术逻辑单元作为进位发生器，按运行键，实验即进入运行状态。 二进制开关H16H23作为数据输入，置65H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据0110010165H置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0010101001 按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把65H打入DR1数据锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。 二进制开关H16H23作为数据输入，置A7H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据10100111A7H置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0101101001 按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿，把A7H打入DR2数据锁存器。 再置各控制信号如下：H8H7H6H5H4H3H2H1H0EDR1EDR2ALU-OCNMS3S2S1S0110101001 按脉冲单元中的PLS1脉冲按键，在CCK上产生一个上升沿，把74LS181的进位打入进位寄存器中，在有进位的情况下，CY指示灯亮，并且ALU-O为0，把计算结果输出到数据总线。 经过74LS181的计算将产生进位，即Cn+4输出0，当把计算结果输出到总线时，数据总线指示灯IDB0IDB7将显示结果0CH。实验二：带进位移位实验 按启停单元中停止按钮，实验平台停机时把进位寄存器CY清零（CY灯灭）。在本实验中使用通用寄存器作为进位发生器，按运行键，实验即进入运行状态。把RA-IN（8芯的盒型插座）与右板上的二进制开关单元中J01相连(对应二进制开关H16H23)，把RA-OUT（8芯的盒型插座）与数据总线上的DJ6相连。 把CCK、RACK连到脉冲单元的PLS1，把ERA、X0、X1、RA-O、M接入二进制拨动开关。（请按下表接线）。信号定义接入开关位号CCKPLS1 孔RACKPLS1 孔X0H12 孔X1H11 孔ERAH10 孔RA-OH9 孔MH4 孔 二进制开关H16H23作为数据输入，置81H（对应开关如下表）。H23H22H21H20H19H18H17H16数据总线值D7D6D5D4D3D2D1D08位数据1000000181H置各控制信号如下：H12H11H10H9H4X0X1ERARA-OM11000 按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，把81H打入通用寄存器内。 此时数据总线上的指示灯IDB0IDB7 应该显示为81H。由于通用寄存器内容不为0，所以ZD（LED）灯灭。置各控制信号如下：H12H11H10H9H4X0X1ERARA-OM01000 按脉冲单元中的PLS1脉冲按键，在RACK上产生一个上升沿，使通用寄存器中的值左移。因进位寄存器CY的初始值为0，在RACK脉冲作用下将CY打入通用寄存器的最低位Q0。同时在CCK脉冲作用下把通用寄存器的最高位Q7（为1）打入进位寄存器CY，使CY显示灯亮，这样就实现了带进位的左移功能。 同样置各控制信号如下，并且按脉冲单元中的PLS1脉冲按键，可实现带进位的右移功能。H12H11H10H9H4X0X1ERARA-OM10000把M作为是否带进位的选择，M=0 带进位移位，M=1不带进位移位。控制型号X0、X1、M的功能状态如下：功能状态表X1X0M功能移位操作011循环右移Q7-Q6-Q5-Q4-Q3-Q2-Q1-Q0010带进位循环右移 CY-Q7-Q6-Q5-Q4-Q3-Q2-Q1-Q0101循环左移 Q7-Q6-Q5-Q4-Q3-Q2-Q1-Q0100带进位循环左移CY-Q7-Q6-Q5-Q4-Q3-Q2-Q1-Q02.4 存储器和总线实验2.4.1 实验目的熟悉存储器和总线的硬件电路2.4.2 实验要求按照实验步骤完成实验项目，熟悉存储器的读、写操作，理解在总线上数据传输的方法。2.4.3 实验说明2.4.3.1 存储器和总线的构成1、总线由1片74LS245、1片74LS244组成，把整个系统分为内部总线和外部总线。2片74LS374锁存当前的数据、地址总线上的数据以供LED显示。(如图2-4-1)2、存储器采用静态1片RAM（6264）。3、存储器的控制电路由1片74LS32和74LS08组成。（如图2-4-2）LSLS 图2-4-1 图2-4-22.4.3.2 存储器和总线的原理1、总线的原理：由于本系统内使用8根地址线、8根数据线，所以使用1片74LS245作为数据总线，另1片74LS244作为地址总线（见图2-4-3）。总线把整个系统分为内部数据、地址总线和外部数据、地址总线，由于数据总线需要进行内、外部数据的交换，所以由BUS信号来控制数据的流向，当BUS=1时数据由内到外，当BUS=0时，数据由外到内。图2-4-32、由于本系统内使用8根地址线、8位数据线，所以6264的A8A12接地，其实际容量为256个字节（如图2-4-4）。6264的数据、地址总线已经接在总线单元的外部总线上。存储器有3个控制信号：地址总线设置存储器地址，RM=0时，把存储器中的数据读出到总线上；当WM=0，并且EMCK有一个上升沿时，把外部总线上的数据写入存储器中。为了更方便地编辑内存中的数据，在实验平台处于停机状态时，可由监控来编辑其中的数据。图2-4-42.4.3.3 控制信号说明信号名称作 用有效电平BUS总线方向选择RM6264的读允许信号低电平有效WM6264的写允许信号低电平有效EMCK6264的写入脉冲信号上升沿有效CR监控对6264的读允许信号低电平有效CW监控对6264的写允许信号低电平有效M/C监控选择程序空间或微程序空间2.4.4 实验步骤实验一：存储器的写操作 把内部地址总线AJ1（8芯盒形插座）与右板上的二进制开关单元中J03插座相连（对应二进制开关H0H7），把内部数据总线DJ8与右板上的J02插座相连（对应二进制开关H8H15）。 把EMCK连到脉冲单元的PLS1，WC、RC、BUS接入二进制的开关中。（请按下表接线）。信号定义接入开关位号EMCKPLS1 孔WMH22 孔RMH21 孔BUSH21 孔 按启停单元中的运行按钮，置实验平台为运行状态。 二进制开关H0H7作为地址(A0A7)输入，置55H（对应开关如下表）。H7H6H5H4H3H2H1H0数据总线值A7A6A5A4A3A2A1A08位数据0101010155H 二进制开关H8H15作为数据(D0D7)输入，置66H(对应开关如下表)。H15H14H13H12H11H10H9H8数据总线值D7D6D5D4D3D2D1D08位数据0110011066H置各控制信号如下：H22H21WMRM、BUS01 按脉冲单元中的PLS1脉冲按键，在EMCK上产生一个上升沿，数据从内部数据总线流向外部数据总线，将数据66H写入地址为55H的存储单元。实验二：读存储器的数据到总线上 在做好实验1的基础上，保持电源开启和线路连接不变，只拔掉内部数据总线DJ8与CPT-B板上的J02插座 (对应二进制开关H8H15) 的连接。 按启停单元中的运行按钮，置实验平台为运行状态。 二进制开关H0H7作为地址（A0A7）输入，置55H（对应开关如下表）H7H6H5H4H3H2H1H0数据总线值A7A6A5A4A3A2A1A08位数据0101010155H置各控制信号如下：H22H21WMRM、BUS10 按脉冲单元中的PLS1脉冲按键，在EMCK上产生一个上升沿，数据从外部数据总线流向内部数据总线，将存储器55H单元中的内容输出，应该为实验1中的写入的数据66H。此时数据总线上的指示灯IDB0IDB7显示结果66H。2.5 堆栈寄存器实验2.5.1 实验目的1、熟悉堆栈概念2、熟悉堆栈寄存器的组成和硬件电路2.5.2 实验要求按照实验步骤完成实验项目，对4个堆栈寄存器进行读出、写入数据操作。2.5.3 实验说明2.5.3.1 堆栈寄存器组实验构成（图2-5-1）本系统内有4个寄存器R0R3，寄存器组由4个74LS374组成，由1片74LS139（2-4译码器）来选择4个74LS374，并且由2片74LS32来组成控制线。8芯插座R-IN、R-OUT作为数据输入、输出端，可通过短8芯扁平电缆把数据输入、输出端连接到数据总线上。图2-5-12.5.3.2 堆栈寄存器组原理（图2-5-2）由SA、SB两根控制线通过74LS139译码来选择4个寄存器（74LS374）。当WR0时，表示数据总线向寄存器写入数据，RCK为寄存器的工作脉冲，在有上升沿时把总线上数据打入74LS139选择的那个寄存器。当RR=0时，74LS139所选择的寄存器上的数据输出至数据总线。在本系统内使用了WR=0作为写入允许，RCK信号为上升沿时打入数据、RR=0时数据输出。图2-5-22.5.3.3 控制信号说明：信号名称作 用有效电平SA、SB选通寄存器低电平有效RR数据读出允许低电平有效WR数据写入允许低电平有效RCK寄存器写入脉冲上升沿有效2.5.4 实验步骤实验一：对4个寄存器进行写入操作将R-IN（8芯盒形插座）与右边板上的二进制开关单元中J03插座相连（对应二进制开关H0H7），R-OUT可通过短8芯扁平电缆与数据总线上DJ4相连。把RR、WR、SA、SB接入二进制拨动开关（SA，SB借用X0，X1的H12，H11孔），把RCK连到脉冲单元的PLS1。（请按下表接线）。信号定义接入开关位号RCKPLS1 孔RRH15 孔WRH14 孔SAH12 孔SBH11 孔1、把数据写入寄存器R0 二进制开关H0H7作为数据（D0D7）输入，置11H（对应开关如下表）H7H6H5H4H3H2H1H0数据总线值D7D6D5D4D3D2D1D08位数据0001000111H 按启停单元中的运行按钮，置实验平台为运行状态。 置WR=0、RR=1、SB=0、SA=0 （对应开关如下表）。H15H14H12H11RRWRSASB1000 按脉冲单元中的PLS1脉冲按键，在RCK上产生一个上升沿的脉冲，把11H打入R0寄存器。2、把数据写入寄存器R1 置二进制开关H0H7(D0D7)为22H，各控制信号对应开关如下表。H15H14H12H11RRWRSASB1010 按脉冲单元中的PLS1脉冲按键，在RCK上产生一个上升沿的脉冲，把22H打入R1寄存器。3、把数据写入寄存器R2 置二进制开关H0H7(D0D7)为33H，各控制信号对应开关如下表。H15H14H12H11RRWRSASB