《数字图像处理技术》实验指导书.doc

目录第一部分 ICETEK-DM642 -IDK-M数字图像处理技术实验系统简介11-1 ICETEK-DM642-PCI评估板简介 11-2 ICETEK-DM642-PCI评估板板卡构成41-3实物描述10 第二部分 ICETEK-DM642-IDK-M实验系统的安装说明202-1软件安装20 2-2设置CCS20 2-3实验操作 21 2-4实验操作注意事项 21 第三部分 基于ICETEK-DM642-PCI的图像处理实验 22实验一 图像彩色空间变换 22 实验二 图像傅立叶变换 26 实验三 图像直方图统计 30实验四 图像直方图均衡 32 实验五 图像边缘检测（Sobel算子） 35实验六 图像中值滤波39第一部分 ICETEK-DM642 -IDK-M数字图像处理技术实验系统简介ICETEK-DM642-IDK-M数字图像处理技术实验系统可以实时对图像进行采集、处理等实验。1-1 ICETEK-DM642-PCI评估板简介这一节主要给出了ICETEK-DM642-PCI评估板的简要概述、主要特点和电路板的图示。1 主要特点ICETEK-DM642-PCI评估板是一个低功耗独立的开发平台，使用户可以对TI的C64xx DSP系列进行评测和开发应用。ICETEK-DM642-PCI评估板还可以作为为TMS320DM642 DSP芯片设计的硬件参考板。ICETEK-DM642-PCI评估板所提供的图标、逻辑等式和操作说明书使硬件的开发变得轻松，缩短了产品的上市时间。ICETEK-DM642-PCI评估板包括完备的板上设备，适合各种应用环境。ICETEK-DM642-PCI评估板的主要特点包括：l 一颗TI公司600MHz 的TMS320DM642 DSP芯片l 独立的、标准的PCI总线结构，可以作为协处理板使用l 4路视频端口PAL/NTSC制式或S端子l 4M*64bit同步动态存储器（SDRAM），存储多达32帧图像l OSD FPGA l 832M位 Flash：可以写进大量程序，具备自启动功能，可作为嵌入式的产品使用l AIC23立体声数字信号编解码器l 10100M以太网端口l 通过编写在FPGA内部的寄存器，实现对板卡硬件功能的软件配置l 导入加载选项配置（Boot Loader）l 板上JTAG仿真接口l 8个用户指示灯l 单+5V电压供电l 扩展背板接口l 标准RS232串口通讯：两路，每路可高于115.2k/s2 ICETEK-DM642-PCI评估板功能概述ICETEK-DM642-PCI评估板上的DSP芯片通过64bit的EMIF接口或8/16bit的3路视频接口连接板上外围设备。SDRAM、Flash、FPGA和UART每一个设备占用其中的一个接口。EMIF接口也连接扩展背板接口，扩展背板接口用来连接背板。评估板上的视频解码器和编码器连接到视频端口和扩展连接器上。评估板上的2个解码器和1个编码器符合标准规范。OSD功能由位于视频输出端口和视频解码器之间的外部FPGA执行。评估板上的AIC23多媒体编解码器允许DSP进行模拟音频信号的输出和接收。I2C总线用来控制编解码器端口，McASP被用来控制数据。模拟信号通过3个3.5mm的音频插座进行输入输出，其相应的分别是麦克风输入（microphone input）、直接输入（line input）和直接输出（line output）。编解码器可以选择麦克风输入或直接输入作为主动输入，模拟输出被指定为直接输出接口。McASP可以通过软件重新设定成为一个扩展接口。可编程逻辑门阵列又被称为FPGA，用来执行评估板上组合在一起的逻辑程序。FPGA有基于软件用户端口的寄存器，用户可以通过读写这个寄存器来配置板卡。评估板还包括八个用户指示灯，用户可以利用这些指示灯进行交互式的反馈试验。这些指示灯也是通过读写FPGA寄存器来进行控制的。尽管当板卡使用PCI插卡时，PC总线会给板卡供电，板上仍设计有+5V电源作为独立的器件为板卡供电。板上的配电系统为DSP提供1.4V的电压，为I/O提供3.3V的电压。在板卡电源供给正常之前，板卡保持复位状态。板卡上还设计有电源芯片，用来为FPGA内核提供1.8V电压，为编码器和解码器提供3.3V电压。Code Composer与评估板通过14针或60针的扩展JTAG端口进行连接通信。3 基础操作ICETEK-DM642-PCI评估板由TI公司的CCS软件工具进行开发。Code Composer与ICETEK-DM642-PCI评估板通过JTAG扩展仿真接口进行连接通信。您可根据快速安装说明的简介安装CCS软件。这个过程将安装所有的开发工具、文档和驱动程序。4 存储器映射C64xx系列DSP有大量的字节可设定的地址空间。程序代码和数据可被存储在统一标准的32bit地址空间的任何位置。下图的内存映射，左边显示了普通的DM642处理器的地址空间，右边显示了ICETEK-DM642-PCI评估板的地址空间。默认状态下，内部的寄存器从0x00000000地址空间开始存储。一部分存储器可由软件重新映射为L2高速缓存，而不是固定的RAM。EMIF（外部存储器端口）有4个独立的可设定地址的区域，称为芯片使能空间（CE0-CE3）。当Flash、UART和FPGA映射到CE1时，SDRAM占据CE0。背板使用CE2和CE3。CE3的一部分被配置给OSD功能的同步操作和扩展的FPGA中的其他同步寄存器操作。地址普通的DM642处理器ICETEK-DM642-PCI评估板0x00000000Internal Memory/CacheInternal Memory/Cache0x00040000Reserved Space orPeripheral RegistersReserved orPeripheral0x80000000EMIF CE0SDRAM0x90000000EMIF CE1FlashUART/FPGA Regs0xA0000000EMIF CE2Daughter Card0xB0000000EMIF CE3FPGA Sync RegsDaughter Card图1-2 DM642评估板寄存器映射5开关配置ICETEK-DM642-PCI评估板上有两个配置开关，允许用户对复位后的DSP进行状态控制选择。评估板上的配置开关分别标示为S1和S2。开关S1配置板卡的导入方式，导入方式在DSP开始执行时使用。默认情况下，开关量被配置在EMIF导入小模式下（输出8bit Flash）。下表显示了开关S1的设置。插上跳线帽连通为ON，拔下跳线帽断开为OFF。表1 开关量S1配置方式S1-2S1-1配置描述OffOffNo BootOffOnHPI/PCI BootOnOffReservedOn*On*EMIF boot from 8-bit Flash *开关量S2控制选择DSP的模式和PCI ROM的使能。下表显示了开关S2的设置。表2 开关量S2-1配置方式S2-1配置描述Off*PCI EEPROM DisabledOnPCI EEPROM Enabled表3 开关量S2-2配置方式S2-2配置描述Off*Little Endian ModeOnBig Endian Mode注：“*”为缺省设置下图显示了开关变量在ICETEK-DM642-PCI评估板上的具体位置。6 电源ICETEK-DM642-PCI评估板的运作是通过主电源（J10）输入+5V电源或通过PCI插槽供电。在内部，+5V输入电源被整流分为+1.4V和+3.3V。+1.4V的电压被提供给DSP处理器，+3.3V的电压提供给DSP内的I/O和评估板上其他芯片。电源的端口是2.1mm的桶式插孔。单独的电源芯片用来为FPGA芯片和视频输入输出提供电压。S1-1S1-2S2-1S2-2图1-3 配置开关S1和S2位置1-2 ICETEK-DM642-PCI评估板板卡构成这一节主要描述了ICETEK-DM642-PCI评估板的板上主要组成部件情况。1 EMIF端口ICETEK-DM642-PCI评估板合并形成了一个64bit长的外部存储器端口。将地址空间分割成了四个芯片使能区，允许对地址空间进行8bit、16bit、32bit和64bit的同步或不同步的存取。ICETEK-DM642-PCI评估板使用芯片使能区CE0、CE1和CE3。CE0被分配给64bit的SDRAM总线。CE1被8bit的Flash、UART和FPGA功能使用。CE3被设置成同步存取。CE2和CE3的一部分被分配给背板接口。表1：EMIF 端口芯片选择功能CE0SDRAM 总线CE18bit Flash，UART，FPGA功能CE2背板接口CE3FPGA同步寄存器背板接口1.1 SDRAM寄存器端口ICETEK-DM642-PCI评估板在CE0空间连接了64bit的SDRAM总线。这32M字节的SDRAM空间用来存储程序、数据和视频信息。总线由外部PLL驱动设备控制，运行在100MHz或以上的最佳运行状态。SDRAM的刷新由DM642芯片自动控制。DM642芯片可以配置EMIF时钟的原始值。ICETEK-DM642-PCI评估板的ECLKIN针脚一般为默认值，但其也可通过分频CPU时钟，来控制EMIF的时钟频率。在复位时，通过对ECLKINSEL0和ECLKINSEL1针脚的操作进行设置，其与EA19和EA20针脚共同分享EMIF的地址空间。下表列出了配置模式。表2：EMIF端口ECLKINSEL0 ECLKINSEL1 模式0 0 ECLKIN* 0 1 CPUCLK/4 1 0 CPUCLK/6 1 1 ECLKIN 注：“*”为缺省设置1.2 Flash寄存器接口ICETEK-DM642-PCI评估板有8M位的Flash，映射在CE1空间的低位。Flash寄存器主要被用来导入装载和存储FPGA的配置信息。ICETEK-DM642-PCI评估板的CE1空间被配置成8bit，Flash寄存器也是8bit。1.3 UART接口两个UART（TL16C752）的寄存器被映射在DM642的CE1空间的高位，随同FPGA异步寄存器一起。每一个UART，A和B产生8位的地址。ICETEK-DM642-PCI评估板将CE1空间配置成8位存取。下表显示了地址值。表3：UART地址UART地址A0x9008 0000 - 0x9008 0007B0x9008 0008 - 0x9008 000FUART端口连接到RS-232驱动设备。UART A连接到DB-9接口，J11；UART B连接到板上双排接口，J12。1.4 FPGA异步寄存器端口FPGA有10个定位在CE1空间高位的异步存储寄存器。这些寄存器实现的各种功能列在下表中。表4：FPGA不同步寄存器端口地址功能读/写位0x9008 0010OSD控制寄存器R/W60x9008 0011DMA LSB极限寄存器R/W80x9008 0012DMA MSB极限寄存器R/W80x9008 0013中断状态寄存器R70x9008 0014中断使能寄存器R/W50x9008 0015GPIO方向寄存器R/W80x9008 0016GPIO状态寄存器R/W80x9008 0017LED寄存器R/W80x9008 0018Flash Page寄存器R/W30x9008 0019保留0x9008 001A保留0x9008 001B保留0x9008 001C保留0x9008 001D保留0x9008 001E保留0x9008 001FFPGA译文寄存器R81.5 FPGA同步寄存器端口FPGA在CE3地址空间开设同步寄存器。这些寄存器主要实现OSD功能和一些评估板连接功能。下表列出了同步寄存器。表5：FPGA同步寄存器端口地址功能读/写位0xB000 0000同步测试寄存器R/W320xB000 0004音频PLL数据寄存器R/W160xB000 0008OSD XSTARTR/W120xB000 000COSD YSTARTR/W120xB000 0010OSD XSTOPR/W120xB000 0014OSD YSTOPR/W120xB000 0018块事件寄存器R/W160xB000 001C 0xB000 003C保留R320xB000 0040OSD Data FIFOW320xB000 0044OSD CLUTW320xB000 0048 0xB000 007C保留R321.6 EMIF缓冲器/解码器控制EMIF缓冲器和解码器的功能通过GAL16V8普通逻辑数组驱动器实现。驱动器可以对Flash进行简单的解码处理，UART与缓冲器共同控制CE1、CE2和CE3。VHDL如下所示：FLASH_CE = 0 when A22 =0 and CE1 = 0 else 1; UART_CSA = 0 when A22 = 1 and A8 = 0 and A7 = 0and A6 = 0 and CE1 = 0 else 1; UART_CSB = 0 when A22 = 1 and A8 = 0 and A7 = 0and A6 = 1 and CE1 = 0 else 1;EMIF_OE = 0 when CE1 = 0 or CE2 =0 or CE3 = 0 else 1;EMIF_DIR = 1 when (CE1 = 0 and AOE =0) or(CE2 = 0 and AOE =0) or(CE3 = 0 and AOE =0) else 1;2 视频端口/McASP端口ICETEK-DM642-PCI评估板有3个板上视频端口，这些端口根据可选择性功能，进行再分类。例如端口0和端口1的McASP和SPDIF功能。ICETEK-DM642-PCI评估板使用所有的三个视频端口，视频端口0和视频端口1被用作输入端口，视频端口2用作显示端口。在ICETEK-DM642-PCI评估板的标准配置中，视频端口0和视频端口1根据使用在McASP功能下进行再分类，连接到TLV320AIC23立体声编解码器或连接到SPDIF输出接口J9。2.1 视频解码器端口在ICETEK-DM642-PCI评估板中，可再分的视频端口0和视频端口1被用作捕获输入端口，命名为捕获端口1和捕获端口2。这些端口连接到SAA7115HL解码器。视频端口贯穿CBT开关，所以他们为了背板的使用可以被选择性的禁止。另一个的端口被连接到板上的McASP端口。捕获端口1通过一个RCA类型的视频插座J15和一个4针的低噪声S-Video接口J16，连接到视频源。输入的必须是合成的视频源，例如DVD Player或视频相机。SAA7115HL是可通过DM642的I2C总线进行编程的，并且可以连接所有的主要合成视频标准，例如NTSC，PAL和SECAM，这些都可以通过解码器的内部寄存器进行适当的编程。2.2 视频编码器端口ICETEK-DM642-PCI评估板的视频端口2被用来驱动视频编码器。它通过FPGA（U39）发送，以实现高级功能，例如OSD。但它在默认方式下是直接通过视频，连接到SAA7105视频编码器。这个编码器可以进行RGB、HD合成视频，NTSC/PAL复合视频的编码，也可对依靠SAA7105内部寄存器进行编程的S-Video进行编码。SAA7105的内部编程寄存器通过DM642的I2C总线进行配置。编码器连接到合成的或RGB显示单元。通过标准的RCA插座J2、J3和J4提供RGB图像。J4的兰色输出也可以被用于接口到合成显示单元。4针的低噪声S-VideoJ1也可用。15针的高密度DB接口（J5）允许评估板驱动VGA种类的监视器。2.3 FPGA视频功能ICETEK-DM642-PCI评估板通过使用Xilinx XC2S300E系列FPGA来实现增强视频功能和其他的一些连带功能。默认模式下，FPGA通过DM642的视频端口2输出视频到Phillips SAA7105视频编码器。对于HDTV，FPGA提供增强的时钟；对于OSD功能，FPGA提供了FIFOs，将视频端口2的数据与FIFOs端口的数据进行混合。FPGA的FIFOs在通过CE3空间的同步模式下，通过DM642的EMIF进行存取。关于FPGA的使用功能，请参考第二部分第四章ICETEK-DM642-PCI评估板OSD FPGA用户使用手册。2.4 AIC23端口评估板使用TI的AIC23（P/N TLV320AIC23）立体声数字多媒体编解码处理器进行音频信号的输入输出。编解码器通过麦克风采样模拟音频信号或直接输入模拟音频信号，然后将其转换为DSP可以处理的数字数据。当DSP处理完数据后，再将数据转换为模拟信号输出，用户即可在输出处听到音频信号。编解码器通过2路连续的通道进行通讯，一路控制编解码器的端口配置寄存器，另一路发送和收取数字音频采样。I2C总线被用来作为单向控制通道。控制通道只在配置编解码器时才使用，当传输音频信号时，一般它是空闲的。McASP被用来作为双向数据通道。所有的音频数据都通过数据通道传输。许多数据格式是由采样宽度、信号时钟源和连续数据格式三个易变的量决定的。首选的连续信号模式是匹配McASP脉冲模式的DSP模式。编解码器具有一个可编程时钟，由PLL1708 PLL驱动提供。默认系统的时钟为18.432MHz。内部的采样频率通常再分18.432MHz时钟，产生普通的频率，例如48KHz或8KHz。采样频率通过编解码器的SAMPLERATE寄存器设置。下图显示了ICETEK-DM642-PCI评估板的编解码器端口图2-1 ICETEK-DM642-PCI评估板多媒体信号编解码器端口2.5 Audio PLL/VCXO Circuit/PLL 1708时钟发生器ICETEK-DM642-PCI评估板通过一个倍增的PLL时钟发生器为评估板产生音频时钟。在流动的视频信息中，音频和视频序列可以丢失同步性。ICETEK-DM642-PCI评估板通过使用VCXO修改电路，来加快或降低STCLK输入，以使这种同步保持一致。STCLK被用来贯彻这些特点，STCLK由DM642芯片的VDAC针脚在PICX100-27W电压控制振荡器中产生。VDAC由DM642芯片寄存器端口控制。STCLK也是对于PLL1708可编程PLL驱动的源时钟。这个驱动器为AIC23编解码器、SPDIF、背板STCLK和任意解码器提供时钟。PLL1708通过FPGA内的PLL 数据寄存器进行编程，其使连续的用户数据符合PLL1708要求的格式。图2-2 音频PLL/VCXO Circuit/PLL1708时钟发生器3 PCI/HPI/Ethernet端口ICETEK-DM642-PCI评估板提供多种多样的外围设备端口。DSP复合多路端口，PCI桥、主处理机端口和以太网MAC。ICETEK-DM642-PCI评估板支持所有这些端口3.1 PCI端口ICETEK-DM642-PCI评估板直接支持PCI端口。CBT和开关被用来从DM642中分离PCI总线，所以评估板可以支持PCI端口或ethernet端口。CBT还为PCI端口提供5V的逻辑端口。当板卡经PCI-Detect信号检测确定被插入PCI插槽中后，CBT自动配置PCI操作。3.2 PCI EEPROM端口DM642提供外部的EEPROM，使能时保存PCI的配置值。EEPROM的使能通过开关量S2的控制。当S2-1在“on”的状态，PCI配置时用EEPROM的参量进行配置。当S2-1在“off”的状态，DM642的内部默认寄存器被用来进行配置。下表显示了EEPROM的内容。表6：EEPROM寄存器映射地址值内容描述0x000x104CVendor ID0x010x9065Device ID0x020x0000Calls Code 7:0/Revision ID0x030xFF00Class Code 23:80x040x1652Subsystem Vendor ID0x050x0642Subsystem ID0x060x0000Max_Latency/Min_Grant0x070x0000PC_D1/PC_D0 Power Consumed0x080x0000PC_D3/PC_D2 Power Consumed0x090x0000PD_D1/PC_D0 Power Dissipated0x0A0x0000PD_D3/PC_D2 Power Dissipated0x0B0x0000Data_Scale (PD_D3 . PC_D0)0x0C0x00000000 0000 PMC14:9, PMC5, PMC30x00D0xC593Checksum3.3 以太网端口在独立的模式下，ICETEK-DM642-PCI评估板的以太网MAC被自动选择，并通过CBT发送给PHY。ICETEK-DM642-PCI评估板使用的是Intel LXT971 PHY。10/100Mbit的端口输出至RJ-45标准的以太网接口，J8。PHY直接连接到DM642。在制作过程中，以太网的地址存储在I2C的串行ROM中。3.4 HPI端口ICETEK-DM642-PCI评估板装备了一个主机接口，支持多路或单路存取。评估板通过PCI连接器支持HPI存取。DM642的HPI接口的信号，被送到PCI连接器，用户可以通过这些连接器存取它们。第三章的表将列举出通过HPI存取的信号。当评估板没有插到PC机上时，评估板将自动使能EMAC。此外，它还将PCI_EN针脚置低，不使能PCI总线。复位时，通过DM642上的HD05/HWDTHSEL针脚控制HPI信号的宽度。目前方式下，信号宽度为16bit。4 I2C端口DM642中利用I2C总线连接驱动设备的控制寄存器是理想的。在ICETEK-DM642-PCI评估板中I2C总线用来配置视频解码器、视频编码器和立体声数字编解码器。I2C ROM通过连续的总线接口，下图显示了总线的格式。图2-3 I2C总线格式下表显示了板上外围设备的地址。表7：I2C寄存器映射驱动地址写/读功能SAA71150x42R/W捕获通道1解码器SAA71150x40R/W捕获通道2解码器SAA71050x88R/W编码器TLV320AIC230x1AR/WCODEC24WC2560x50R/WI2C EEPROM5 SPDIF端口DM642的McASP针脚通过配置后可以作为SPDIF发射机运转。ICETEK-DM642-PCI评估板支持SPDIF信号输出，通过RCA插座，J9。SPDIF输出针脚发送到一个驱动器和过滤电路。当SPDIF端口使能时，TLV320AIC23编解码器将禁止使能。1-3实物描述这一节主要描述了ICETEK-DM642-PCI评估板的实物布局和它的连接器1 评估板版面布局ICETEK-DM642-PCI评估板为290110mm的多层板，由一个外扩的+5V电源供电。图3-1显示了ICETEK-DM642-PCI评估板的布局示意图。J13_1J11J8J19(背面)J7DC_P1J6J1J3J2J4J5J16J17J18J15J13_2J14J9DC_P2DC_P3J21J12J10 图3-1 ICETEK-DM642-PCI评估板2 连接器ICETEK-DM642-PCI评估板为了用户在板卡上存取各种信号，共提供了24个连接器。表1：ICETEK-DM642-PCI评估板连接器连接器针脚功能J14S端子视频输出J22视频输出-红或色度J32视频输出-绿或灰度J42视频输出-兰或复合视频J515VGA视频输出J66FPGA Optional JTAG Programmer Header连接器针脚功能J714JTAGJ88EthernetJ93SPDIFJ102单+5V电压输入 J119RS-232J1210RS-232J13_12线形音频输入J13_22麦克风输入J142线形音频输出J152复合视频输入J164S端子视频输入J172复合视频输入J182复合视频输入J196060针仿真接口(bottom side)J21124PCI总线接口DC_P190背板接口1DC_P290背板接口2DC_P390背板接口32.1 J1，S端子视频输出连接器J1是一个四针的低噪声连接器，连接到输出显示驱动。连接器直接通过Phillips SAA7105视频编码器驱动。下图显示了连接器的外观。图3-2 正视，低噪声连接器表2：J1，低噪声连接器针脚信号名称1地2地3Luma (Y)4Chroma (C)2.2 J2，视频输出-红或色度J2是当解码器工作在R-G-B模式时驱动RED信号使用的一个RCA插座。在当前的工作模式下驱动U、V组成的视频信号也使用J2输出口。下图显示连接器的外观。图3-3 J2，RAC 插座2.3 J3，视频输出-绿或灰度J3是一个RCA插座用来连接GREEN视频显示驱动。这个连接器直接通过SAA7105视频编码器驱动。在当前的工作模式下输出Y视频信号使用J3输出口。下图显示连接器的外观图3-4 J3，RAC 插座2.4 J4，视频输出-兰或混合视频J4是连接RGB驱动的Blue信号使用的一个RCA插座。这个连接器直接通过SAA7105视频编码器驱动。在当前工作模式下输出混合视频信号时使用J4输出口。下图显示连接器的外观。图3-5 J4，RAC 插座2.5 J5，PC视频输出连接器J5连接器提供个人标准计算机15针高密度D型插孔视频输出。下表列出了通过各针脚的信号。表3：J5，PC 视频输出连接器针脚信号名称1红2绿3兰4无连接5地6地7地8地9控制10地11无连接12无连接13水平同步14垂直同步15无连接2.6 J6，FPGA编程接口J6连接器是一个允许JTAG编程FPGA的23双排插针，U8。下表列出了通过各针脚的信号。表4：J6, FPGA 编程连接器针脚信号名称1+3.3V2Ground3FPGA-TCK4FPGA-TDI5FPGA-TDO6FPGA-TMS2.7 J7，JTAG端口ICETEK-DM642-PCI评估板提供了14针的插针接口，J7。JTAG仿真器通过这个标准的接口对TI的DSP进行仿真。下图显示了连接器的各针脚输出图3-6 JTAG端口2.8 J8，以太网连接器连接器J8是一个标准的RJ-45以太网连接器。下表列出了通过各针脚的信号。表5：J8 连接器针脚输出针脚信号名称1LXT TXD2LXT TXM3LXT RXP4Terminator 15Terminator 26LXT RXM7Terminator 38Terminator 42.9 J9，扩展连接器当工作在SPDIF模式ICETEK-DM642-PCI评估板有能力通过片上的McASP驱动SPDIF音频输出。这个输出经过缓冲，连接到垂直安装在板卡上的J9RCA插座。下图显示连接器的外观。图3-7 J9，RAC Jack2.10 J10，+5V输入连接器ICETEK-DM642-PCI评估板可以独立的供电，也可以通过PCI总线供电。输入仅提供5V的电压。独立供电模式下，5V电源连接到ICETEK-DM642-PCI评估板的J10连接器上。连接器的外径为5.5mm，内径为2.1mm。下图显示了J10的外观。图3-8 J10，+5 V输入连接器2.11 J11，J12，RS-232连接器ICETEK-DM642-PCI评估板具有板上TLC16C752双重UART。UART A通过MAX3243 RS-232驱动缓冲，发送到9针D型插针，J11。UART B通过MAX3243 RS-232驱动缓冲，发送到52双排插针，J12。J11连接器的针脚位置显示在下图中。图3-9 J11, DB9 插针连接器针脚数和它们相应的信号显示在下表中。这对应于个人计算机上的标准双排DB-9连接器。表6：J11，RS-232 输出针脚针脚信号名称方向1DCDIn2RXDIn3TXDOut4DTROut5GNDN/A6DSRIn7RTSOut8CTSIn9RIIn下表显示了J12的针脚数和它们相应的信号。表7：J12，5x2 输出针脚针脚信号名称方向针脚信号名称方向1DCDIn2RXDIn3TXDOut4DTROut5GNDN/A6DSRIn7RTSOut8CTSIn9RIIn10Not UsedN/A2.12 J13，麦克风/音频输入连接器J13是音频输入和麦克风输入的连接器。麦克风的输入是3.5mm立体声插销，使用时插入J13_2。下图显示了插销上的信号。图3-10 麦克风立体声插销音频直接输入是立体声输入。输入的是3.5mm立体声插销，使用时插入J13。下图显示了插销上的信号。图3-11 音频线形输入立体声插销2.13 J14，音频线形输出连接器音频直接输出是立体声输出。输出的连接器是3.5mm的立体声插销。下图显示了插销上的信号。图3-12 音频线形输出立体声插销2.14 J15，捕获视频输入端口1连接器J15是RCA插座，用来为捕获通道1捕获合成视频。这个接口直接通过Phillips SAA7115视频解码器驱动。下图显示了接口的外观。 图3-13 J15，RCA 插座2.15 J16，捕获S-Video输入端口1连接器J16是一个连接到S-Video输入捕获通道1的4针低噪声连接器。这个接口直接通过Phillips SAA7115视频解码器驱动。下图显示了接口的外观。图3-14 正视，低噪声连接器表8：J1，低噪声连接器针脚信号名称1Ground2Ground3Luma (Y)4Chroma (C)2.16 J17，捕获视频输入端口2连接器J17是一个连接合成视频源到捕获通道2的RCA插座。这个接口直接通过Phillips SAA7115视频解码器驱动。下图显示了接口的外观。图3-15 J17，RCA 插座2.17 J18，捕获可选择视频输入端口2连接器J18是一个连接合成视频源到捕获通道2的RCA插座。这个接口直接通过Phillips SAA7115视频解码器驱动。下图显示了接口的外观。图3-16 J18，RCA 插座2.18 J19，60针仿真连接器60针的仿真连接器被安装在ICETEK-DM642-PCI评估板的底部。这个连接器具有高级的仿真功能。下表分4纵列，每列15个显示了连接器的信号。表9：J19，60针仿真接口Row #Column A信号名称Column B信号名称Column C信号名称Column D信号名称1GroundIDOID2Ground2GroundTMSEMU18Ground3GroundEMU17TRSTnGround4GroundTDIEMU16Ground5GroundEMU14EMU15Ground6GroundEMU12EMU13Ground7GroundTDOEMU11Ground8TYPE0TVDTCLKRTNTYPE19GroundEMU9EMU10Ground10GroundEMU7EMU8Ground11GroundEMU5EMU6Ground12GroundTCLKEMU4Ground13GroundEMU2EMU3Ground14GroundEMU0EMU1Ground15GroundID1ID3Ground2.19 J21，PCI连接器J21连接器是板卡边缘的PCI端口。这个端口分“A”边和“B”边。因为卡上设置的刻痕针脚是不相邻的。“B”边在板卡的上边。I/O指向区域参考PCI插槽。表10：P2，PCI Connector，“A”Side针脚信号I/O描述针脚信号I/O描述1TRST-Not Used2+12 VoltsNot Used3TMSNot Used4TDII/OTied to TDO5+5 Volts+5 Volts Power6INTAOInterrupt Out7INTCOInterrupt Out8+5 Volts+5 Volts Power9RsvdNot Used10+V I/ONot Used11RsvdNot Used12KeyKey13KeyKey14+3.3 VoltsNot Used15RSTIPCI_Resetn16+V I/OONot Used17GNT-OGrant18GNDGround19PME20AD30I/O/ZAddress/Data 3021+3.3 VoltsNot Used22AD28I/O/ZAddress/Data 2823AD26I/O/ZAddress/Data 2624GND25AD24I/O/ZAddress/Data 2426IDSELIInitialization Device Select27+3.3 VoltsNot Used28AD22I/O/ZAddress/Data 2229AD20I/O/ZAddress/Data 2030GNDGround31AD18I/O/ZAddress/Data 1832AD16I/O/ZAddress/Data 1633+3.3 VoltsNot Used34FRAMEIFrame35GNDGround36TRDY-I/O/ZTarget Ready37GNDGround38STOPI/O/ZStop Direction39+3.3 VoltsNot Used40SDONEODone41SBO42GNDGround43PARI/O/ZParity44AD15I/O/ZAddress/Data 1545+3.3 VoltsNot Used46AD13I/O/ZAddress/Data 1347AD11I/O/ZAddress/Data 1148GNDGround49AD9I/O/ZAddress/Data 950KeyKey51KeyKey52C/BE0Command/Byte Enable053+3.3 VoltsNot Used54AD6I/O/ZAddress/Data 655AD4I/O/ZAddress/Data 456GNDGround57AD2I/O/ZAddress/Data 258AD0I/O/ZAddress/Data 059+V I/ONot Used60REQ64Not Used61+5 Volts+5 Volts Power62+5 Volts+5 Volts Power下表显示了连接器“B”边的信号。表11：P2，PCI Connector，“B”Side针脚信号I/O描述针脚信号I/O描述1-12 VoltsNot Used2TCKINot Used3GNDGround4TDOITied to TDO5+5 Volts+5 Volt Power6+5 VoltsI+5 Volt Power7INTB-Interrupt OUT8INTD-Interrupt Out9PRSNT1OPower Requirement10Rsvd11PRSNT2OPower Requirement12KeyKey13KeyKey14Rsvd15GNDGround16CLKSystem Clock17GNDGround18REQ19+V I/ONot Used20AD31I/O/ZAddress/Data 3121AD29I/O/ZAddress/Data 2922GNDGround23AD27I/O/ZAddress/Data 2724AD25I/O/ZAddress/Data 2525+3.3 VoltsNot Used26C/BE3I/O/ZCommand/Byte Enable 327AD23I/O/ZAddress/Data 2328GNDGround29AD21I/O/ZAddress/Data 2130AD19I/O/ZAddress/Data 1931+3.3 VoltsNot Used32AD17I