微机原理答案.doc

国家十一五规划教材微机原理与接口技术(第二版)思考题与习题参考答案 33第2章 思考与习题参考答案2-1简述微处理器的主要性能指标，性能公式（2-1）说明了什么？答：微处理器的主要性能指标如下表所示性能指标参数含义示例字长内部处理二进制数的位数8,16,32,64主频处理器核心工作频率100MHz,3.2GHz外频外部总线的核心频率（基准频率）33MHz,66MHz,100MHzFSB频率前端总线频率266MHz,533MHz,800MHz,1330MHz工作电压处理器核心工作电压5V，3V，1.8V，1.2V制造工艺指管子之间的最小线距0.13m,90nm,65nm,45nm地址线宽度处理器外部地址线条数，决定物理地址空间2m20,32,36数据线宽度处理器外部数据线条数，决定对外访问能力8位，16位，32位，64位协处理器是否内置协处理器，性能如何X87流水线技术流水线级数5级，12级，14级，20级，31级等超标量结构多条指令流水线，含流水线级数1个,2个，3个,4个，8个L1/L2/L3 Cache一级/二级/三级高速缓存8KB,16KB,512KB,4MBSIMD单指令处理多个数据的能力MMX,SSE,SSE2,SSE3,SSSE3,SSE4核心架构处理器采用的核心架构类型P5,P6,NetBurst,Core功耗反应处理器消耗的功率功耗动态电容电压电压频率50W,25W等公式（21）: 性能核心频率每个周期执行指令的条数说明，微处理器的性能的提高不仅取决于工作频率，还依赖每周期执行指令的条数。新的处理器代替老的处理器，就是根据这一性能公式来提高它的性能的。即或单独提高频率，或单独增加每周期执行指令的条数，或既提高频率又增加每周期执行指令的条数。由于核心频率的提高是有限制的，因此从Cure系列开始注重提高每个周期指令执行的条数来提高性能。2-2简述微处理器的工作方式、各工作方式的含义和区别是什么?它们之间是如何切换的？答：1.五种工作方式：实地址方式、保护虚地址方式、虚拟86方式、系统管理方式以及IA-32E方式。2.含义：(1)实地址方式是指处理器工作在8086/8088编程环境下的工作方式。(2)保护地址方式，又称保护虚地址方式，简称保护方式，是真正发挥处理器潜能的一种工作方式。所谓保护是指在执行多任务操作时，对不同任务使用的不同存储空间进行完全隔离，保护每个任务顺利执行。(3)虚拟86方式是指一个多任务的环境，即模拟多个8086的工作方式。在这个方式之下，处理器被模拟成多个8086微处理器同时工作。(4) 系统管理方式（SMM）是为实现特定功能及系统安全提供的一种工作方式，SMM的功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。SMM最显著的应用就是电源管理。以上四种方式是IA-32所有处理器所具有的工作方式。 (5)从后期的P4到以Core为核心的处理器开始支持64位扩展技术，引入了IA-32E工作方式。在这种方式下，处理器支持两种模式即兼容的工作方式（兼容IA-32处理器的方式）和64位工作方式。在兼容模式下，允许在64位操作系统下运行原来的16位和32位应用程序，采用EM64T技术，支持64位操作，同时支持36位的地址，支持64位线性地址，默认的地址空间为64位，默认的数据宽度为32位，指令允许32/64地址和32/64数据的混合使用，因此又把 Core为核心的处理器称为32/64处理器，与真正64位处理器有区别，可称之为具有64位功能的32位处理器。3.工作方式的相互转换如下图所示。2-3 IA-32E方式兼容模式和64位模式下，Cure 2 Duo系列处理器能够寻址的物理地址空间分别有多大？为什么把具有IA-32E模式的处理器称为32/64位处理器，而不直接称为64位处理器？ 答： （1）具有IA-32E工作方式处理器在兼容模式下，最大支持的32位地址空间，而在64位方式下，采用EM64T技术，支持64位操作，同时支持36位的物理地址，支持64位线性地址，默认的地址空间为64位。（2）由于具有IA-32E方式的处理器默认的数据宽度为32位，指令允许32/64地址和32/64数据的混合使用，因此又把 Core为核心的处理器称为32/64处理器，与真正64位处理器有区别，可称之为具有64位功能的32位处理器。2-4 为什么要引入流水线技术？什么是超标量结构？说明从80486到Cure 2 Quard处理器所具有的指令流水线的条数、级数以及单周期可执行简单指令的条数。答：引入流水线技术目的就是提高指令的执行效率，超标量结构是指具有两条及以上指令流水线的处理器的结构。从80486到Cure 2 Quard具有的流水线级数、流水线条数及单周期执行简单指令的条数如下表所示。处理器80486PentiumPentium ProPentiumIIPentiumIIIPentium4Cure 2 DuoCure 2 Quard流水线级数5512121220(478)31(775)1414流水线个数123333(2个倍速)4244单周期执指条数123335 (122)8162-5 到目前为止，Intel基于个人计算机的微处理器有哪些核心架构，其各自的突出特点有哪些？答： Intel微处理器的核心体系结构：80X86架构（8086/8088、80286、80386和80486）、P5架构（Pentium、MMX Pentium）、P6架构（Pentium Pro、Pentium和Pentium ）、NetBurst架构（Pentium 4）和Core架构（Pentium Dual-Core、Core 2 Duo、Core 2 Quad和Core 2 Extreme等）。80X86架构基本采用CISC（复杂指令集计算机）技术，从8086/8088内部的2个独立而又相互配合工作的部件，到80286增加到4个部件，开始支持保护方式；进入32位时代，80386内部增加到6个部件，开始虚拟86方式，支持虚拟存储器和，到了80486内部增加到8个部件，开始支持影子内存，并增加了Cache部件和浮点运行部件。处理器内部并行操作的部件不断增多，主频不断提高，新技术不断融入，是不断适应新的要求发展起来的微处理器架构。8086/8088字长是16位的Intel体系结构，而80386和80486却是32位的Intel体系结构，称为IA-32。P5架构采用RISC与CISC相结合的技术，采用两条指令流水线，外部数据线首次采用64条，数据Cache和指令Cache开始分离，首次采用分支指令预测功能，使效率大大提高。P6架构采用三条指令流水线，Cache扩大，并引入二级Cache，大大地加快了数据读取和命中率，提高了性能，支持多媒体扩展技术MMX。NetBurst架构首次采用快速执行引擎，使简单ALU速度加倍，采用超级流水线技术（20级，31级），先进的动态执行，创新的Cache 子系统（Trace Cache上），超标量发射以实现并行性，扩充的可重命名的硬件寄存器，支持更新的多媒体扩展指令等。Core 微架构拥有双核心、64位指令集、4发射的超标量体系结构（核心特点）和乱序执行机制等技术，支持36位的物理寻址，支持 Intel 所有的扩展指令集。Core 微架构的每个内核拥有L1指令Cache、双端口L1数据Cache，2个内核共同拥有共享式二级缓存。Core架构采用了每条超级指令流水线14级，其流水线效率大幅度提升。全新的整数与浮点单元，Core具备了3个64位的整数执行单元，每一个都可以单独完成的64位整数运算操作，即Core能够在一个周期内同时完成3组64位的整数运算。2-6 8086/8088微处理器由哪两个关键部分组成，其功能主要包括哪些？说明二者是如何配合工作的。答：（1）组成：8086/8088由两个既相互独立，又相互配合，并行操作的重要部件组成总线接口部件BIU和执行部件EU组成。（2）总线接口部件BIU的功能：负责微处理器内部与外部（存储器和I/O接口）的信息传递。BIU完成的主要任务包括：取指令、传送数据以及计算物理地址；执行部件EU的功能：主要功能简单地说就是执行全部指令。EU完成以下几个主要任务：指令译码、执行指令、向BIU传送地址信息以及管理通用寄存器和标志寄存器。（3）配合工作：只要指令队列不满，则BIU就去取指令，只要指令队列有指令，EU就执行指令，二者同时进行。EU向BIU指供地址信息，BIU计算物理地址，并指向目标地址并取数据或指令或送数据到目标地址，而EU负责运算和处理。BIU和EU既相互独立又相互配置并行流水作业。2-7 80286由哪几个主要部件组成?各自的功能是什么？与8086有什么不同？答：1.组成：80286微处理器内部共有四个功能部件：地址部件 AU、总线部件BU、指令部件IU和执行部件EU。2.功能：(1)总线部件BU负责内外信息交换；（2）指令部件IU负责从预取队列中取代码并进行译码，然后放入3条指令的指令队列中；（3）地址部件AU负责物理地址的生成；（4）执行的EU负责指令的执行。3.与8086的不同点：（1）地址线条数不同，因此寻址空间不一样（8086：20条寻址1MB，8028624条寻址16MB）（2）内部结构不同，比8086多了两个部件,同时多了一个指令队列（已译码的指令队列）（3）速度提高（8086:5MHz,80286:16MHz）（4）多了一种工作方式，支持多任务中，虚拟内存，寻址方式不同2-8 80386与80286相比内部由几个主要部件组成？各部件的功能是什么?答：1.组成：6个部件：总线部件BU、指令预取部件IPU、指令译码部件IDU、执行部件EU、分段部件SU和分页部件PU。2.功能：(1) 总线部件BU：提供与外部（存储器以及I/O）的接口环境（地址线、数据线和控制线的驱动等）。在80386内部，指令预取部件要从存储器中取指令、执行部件在执行指令时要访问存储器或I/O，分页部件形成物理地址后，都要发出总线周期的请求，BU会根据优先级对这些请求进行仲裁，从而有序地服务于多个请求，并产生相应的总线操作所需要的信号，包括地址信号、读/写控制信号等。BU还提供了与协处理器如80387或 80287的接口。（2）指令预取部件IPU通过BU按顺序向存储器取指令并放到16个字节的预取指令队中，为指令译码部件提供有效的指令。（3）指令译码部件IDU从预取指令队列中取出原代码后进行译码，并将译码好的指令存放在3条指令的队列中，送给执行部件。（4）执行部件EU包括ALU以及64位的桶形移位寄存器和8个32位的通用寄存器及保护检测电路等，EU从IDU中取出已译码的指令后，立即通过控制电路产生各种控制信号送到内部各个部件，从而执行了该指令。在执行指令的过程中，向分段部件发出逻辑地址信息，并通过BU与外部交换数据。（5）分段部件SU将EU送来的两路32位有效地址(包括逻辑地址48位：16位选择子和32位段内偏移地址)通过描述符的数据结构形成32位的线性地址。（6）分页部件PU接收到线性地址后，通过两次页转换将其变换为实际的32位物理地址。2-9 简述P5架构的Pentium处理器的结构特点。答：(1) 与80X86系列微处理器兼容(2) RISC型超标量结构：两条指令流水线（UV）(3) 高性能的浮点运算器(4) 双重分离式高速缓存：将指令高速缓存与数据高速缓存分离，各自拥有独立的8KB高速缓存，使其能全速执行，减少等待及传送数据时间。(5) 增强了错误检测与报告功能：内部增强了错误检测与报告功能，特别引进了在片功能冗余检测（FRC），并采用了一种能降低出错的六晶体管存储单元。(6) 64位数据总线：使用64位的数据总线(80386/80486为32位)。(7) 分支指令预测：处理器内部采用了分支预测的技术，大大提高了流水线执行效率。(8) 常用指令固化及微代码改进(9) 系统管理方式：在实地址方式、保护方式、虚拟86方式的基础上，增加了SMM（系统管理方式）。2-10 Pentium处理器的和两条指令流水线的功能是什么？主频为100MHz的Pentium处理器，最快执行两条指令的时间为多少ns？答：（1）U流水线主要用于执行复杂指令，而V流水线只能执行简单指令。（2）最快执行两条指令的时间是一个时钟周期，100MHz主频其一个时钟周期为1/100 (us)=10ns。2-11简述Pentium处理器的BTB的功能。答：BTB（分支目标缓冲器）可对分支指令进行预测，目的是提高流水线执行效率。在Pentium微处理器中，使用了BTB预测分支指令，这样可在分支指令进入指令流水线之前预先安排指令的顺序，而不致使指令流水线的执行产生停滞或混乱。2-12 简述P6架构的处理器的主要特点，基于该架构的PentiumII和PentiumIII特点如何？答：1.架构的主要特点如下：（1）三条超标量指令流水线，每条12级超流水线（细分也可认为14级），使一个时钟周期内可同时执行三条简单指令。（2） 5个并行处理单元：两个整数运算部件，一个装入，一个存储，1个浮点运算部件（FPU）。（3）8KB两路相关指令高速缓存，8KB四路相关数据高速缓存。（4）专用全速总线上的二级高速缓存与微处理器紧密相联。（5）事务处理I/O总线和非封锁高速缓存分级结构。（6）错序执行，动态分支预测和推理执行。2. Pentium II处理器的显著特点有：（1）双重独立总线（DIB）体系结构能同时使用具有纠错功能的64位系统总线和具有可选纠错功能的64位Cache总线。（2）多重跳转分支预测通过多条分支预测程序执行，加快了工作向处理器的流动。（3）数据流分析分析并重排指令，使指令以优化的顺序执行，与原始程序的顺序无关。（4）指令推测执行通过预先查看程序计数器PC并执行那些将要执行的指令，提高了速率。（5）采用Intel MMX技术包括了57条增强的MMX指令技术，可处理视频、声频及图像数据。Penitum 与Pentium 相比，主要参数特点如下：（1）主频450MH以上到1.1GHz（2）总线频率100MHz/133MHz（3）新增加70条SSE指令（4）2.0V供电，0.25到0.18微米工艺制造（5）32KB的L1以主频速度工作，512KB的L2以主频一半速度工作2-15 Pentium 4处理器，一个时钟周期内可执行多少条简单？如果3.0GHz的Pentium 4执行9条简单指令，最快需要多长时间执行完？答：P4内部有一个复杂指令流水线和两个快速流水线，快速流水线倍速工作，因此每个时钟可执行5条简单指令。3GHz对应的周期为1/3ns,9*1/3=3ns即9条指令最短可在3ns内执行完毕。2-17 一个典型的Cure 2 Duo处理器一个时钟可以执行多少条简单指令？2.0GHz的Cure 2 Duo处理器在1ns内最快能执行多少条简单指令？答：由于Cure 2 Duo是典型的双核处理器，每个内核有4个译码器和相关执行单元，即有4条指令流水线，因此，单一时钟可执行简单指令428条；时钟频率2GHz即时钟周期为0.5ns，即要0.5ns内可执行简单指令8条，1ns/0.5ns8=16条，即2GHz的Cure 2 Duo可在1ns内指行16条简单指令。2-18 总结一下8086/8088到Cure 2 Duo处理器外部地址线、数据线条数、通用寄存器的位数以及所处的工作方式。各自的位长以及所能寻址的物理地址空间有多大？答：从8086到Cure 2 Duo的相关参数如下表所示表。2-20 通过复位后寄存器的特点，说明各处理器复位后程序第一条指令存放的地址。答：复位后16位处理器8086/8088以及80286系统复位后内部除CS=FFFFH外，其余各寄存器全为0，段的起始地址为段寄存器的内容左移4位，因此复位后第一条指令的地址FFFF0H（CS16+IP）。IA-32处理器复位后内部地址相关寄存器的状态为：EIP=0000FFF0H，CS=F000H，CS.BASE(代码段基地址)FFFF0000H，SSDSESFSGS0000H，其它段的段基地址均为0，GDTR00000000FFFFH,IDTR00000000FFFFH。即GDTR和IDTR描述的基地址全为0，界限均为FFFFH。LDTR0,对应的基地址为0,界限为FFFFH，IA-32处理器复位后的第一条指令的地址为=段基地址偏移地址FFFF0000 + FFF0H = FFFFFFF0H。即808680286复位地址FFFF0H，80386Cure 2 Duo复位地址为FFFFFFF0H。2-22 IA-32处理器的CR0、CR2、CR3和CR4的名称及功能是什么？CR0中与寻址有关的控制位有哪些？CR4中对于具有36条地址线的处理器有哪里相关控制位？答：（1）控制寄存器名称及功能如下表所示标识名称功能CR0机器状态寄存器存放处理器的状态和控制位，决定处理器的工作模式CR2页故障地址寄存器保存着发生页故障，产生异常中断之前所访问的最后一个页的线性地址。CR3页目录表基址寄存器保存着页目录表的物理基地址及两个属性CR4扩展控制寄存器CR4（从Pentium开始）包括了几个结构的扩展并指示对特殊处理器性能的支持，36位物理地址及不同而大小的支持等（2）CR0与寻址有关的主要控制位有CR0.0（PE）保护允许，CR0.31（PG）分页允许CR4中与36位地址相关的控制位有：CR4.5（PAE）页地址扩展，对于基于36位地址的处理器，PAE=1允许使用36位地址，访问64GB的存储空间，PAE=0只有访问使用32位地址线，寻址4GB；CR4.7（PGE）页全局允许，针对基于36条地址线的处理器(P6开始引入)的页全局允许，PGE=1允许全局页特征，PGE=0禁止全局页特征；2-26 已经从内存1FF00000开始存放12H, 34H, 56H, 78H, 90H, ABH, CDH, EFH, 11H, 22H, 33H, 44H, 55H, 66H, 77H, 88H，99H,00H,AAH,BBH,CCH,DDH,EEH,FFH，试说明从1FF00000H开始取一个双四字的值，从1FF00008H开始取双字的值，以及从1F00010H开始取四字和一个字的值。解：从1FF00000H开始的双四字的值8877665544332211EFCDAB9078563412H从1FF00008H开始的双字的值44332211H从1FF00010H开始的四字的值FFEEDDCCBBAA0099H从1FF00010H开始的一个字的值0099H2-28 对于8086最小模式填写下列表格对应的操作指令示例0001读I/O接口IN AL,DX0101读存储器MOV AL,SI1010写I/O接口OUT DX,AL1110写存储器MOV DI,AL2-29 8086/8088的外部时钟接5MHz，试问在RESET引脚需要多少uS时间的高电平，系统才能复位，复位后8086/8088内部的状态如何？在读内存时如果需要插入2个等待周期，这2个等待周期的位置如何？如果该内存单元54300H中的数据为3AH，54301H中的数据为B6H，读内存这一个字需要多少uS的时间？试画出读取由54300H开始一个字的时序图。答：（1）8086/8088需要至少4个时钟周期才可复位，每个时钟周期为1/5us，因此在RESET引脚需41/5=0.8us的时间才能复位，复位后除CSFFFFH外，其它寄存器全为0,指令队列也清除（2）插入的等待周期在T3和T4之间（3）读内存在插入2个等待周期时需要426个时钟周期的时间即60.2=1.2us物理地址54300H，高4位地址为5（0101B），低16位地址为4300H，数据B63AH，因此对应读时序如图所示。2-30 对于80386Pentium处理器，填写下表。操作类型指令示例001读I/OIN AX,DX011写I/OOUT DX,AX100读存储器代码无101读存储器数据MOV AX,SI111写存储器数据MOV DI,AX2-35 对于IA-32或Intel 64处理器采用16位运算（用16位寄存器），求以下运算结果及相应各标志位：(1) 5439H+4567H (2) 2345H+5219H (3) 54E3H-27A0H (4) 1A9FH+E561H解：（1）5439H+4567H=99A0H0101 0100 0011 1001+ 0100 0101 0110 01111001 1001 1010 0000AF=1,PE=1,ZF=0,CF=0,OF=1,SF=1(2)2345H+5219H=755EH0010 0011 0100 0101+ 0101 0010 0001 10010111 0101 0101 1110AF=0,PE=1,ZF=0,CF=0,OF=0,SF=0(3)法1直接相减54E3H-27A0H=2D43H0101 0100 1110 0011- 0010 0111 1010 00000010 1101 0100 0011AF=0,PE=0,ZF=0,CF=0,OF=0,SF=0法2变减为加54E3H-27A0H=54E3+D860H=2D43H0101 0100 1110 0011+ 1101 1000 0110 00001 0010 1101 0100 0011AF=0,PE=0,ZF=0,CF=1,OF=0,SF=0(4)1A9FH+E561=0000H0001 1010 1001 1111+ 1110 0101 0110 00011 0000 0000 0000 0000AF=1,PE=1,ZF=1,CF=1,OF=0,SF=02-36 8086/8088,80386,80486,Pentium,Pentium Pro,Pentium II,Pentium III,Pentium 4,Cure 2内部通用寄存器的位数、段寄存器的位数、外部地址线和数据线的条数分别为多少?求其寻址范围及带符号数表示范围。答：相应参数见下表所示。2-40简述段基址、偏移地址、逻辑地址和物理地址的含义及其相互关系。答：段基址是该段物理地址的起始地址或首地址，偏移地址指的是离段基的偏移量，将存放在段寄存器中的内容与偏移地址合称为逻辑地址，通常用段寄存器内容:偏移地址表示逻辑地址。在实地址方式下，逻辑地址包含了段地址（20位段起始物理地址的高16位）和偏移地址，在保护方式下逻辑地址包含了段选择子（决定起始物理地址存放位置）和偏移地址。物理地址可由逻辑地址来决定，物理地址段基址偏移地址。只是段基址在不同模式下的求法不同。2-43 内存数据如下表所示，指出实地址方式下，执行下列程序段后AX中的值。MOVAX,1100HMOVDS,AXMOV BX,200HMOV AX,BX+62H表2.26 题2-43和2-50表（内存数据分布情况）地址数据地址数据地址数据：00011267H 00H00011237H00H00001007H00H00011266H70H00011236H01H00001006H40H00011265H 00H00011235H11H00001005HF2H00011264H01H00011234H47H00001004H01H00011263H 75H00011233H32H00001003H00H00011262H39H00011232H30H00001002H00H00011261H2AH00011231H30H00001001H1FH00011260H00H00011230H39H00001000HFFH解：从程序段知DS1100H，有效地址200H62H262H，因此物理地址11000H262H11262H，11262H开始的一个字为7539H，所以AX7539H2-45 IA-32处理器在实地址方式下各寄存器的值如下，求当前的存储单元地址。(偏移量在EAX、ECX、ESP、ESI和EDI中)(1) DS=2000H， EAX=00003000H (2)DS=1A00，ESI=00002000H(3) SS=C000H， ESP=0000A000H (4)DS=1239H，EDI=0000A000H解：（1）物理地址DS16EAX20000H00003000H00023000H（2）物理地址DS16ESI1A000H+00002000H=0001C000H（3）物理地址SS16ESPC0000H+0000A000H=000CA000H（4）物理地址DS16ESI12390H+0000A000H=00001C390H2-46 试定义IA-32处理器的两个段描述符来描述一个存储器段，均为一个可写、向上增长的用户访问的在物理存储器中、未访问过的数据段，（1）地址范围为03000000H03001FFFH，（2）01000000H027FFFFFH。 解：（1）定义段描述符就是确定段基址、段界和相关属性段基址03000000H，段界末地址首地址1FFFH，属性G0,D1,AVL0,访问权字节, P1，DPL11，S1, TYPE001，A0，对照描述符格式31242322212019161514 131211 10 9870段基址（B31-B24）GD/BAVL段界(L19-L16) P DPLSTypeA基地址(B23-B16)4基地址（B15-B0）段界(L15-L0)0所以段描述符为： 03 41 F2 000000 1FFFH (2) 段基址01000000H，段大小027FFFFFH-01000000H1=017FFFFFH01800000HFFFFFH1因此，G1,由于段大小（段界1）4K，因此段界段大小/4K-1=01800000H/4K-1=-180H-1=0017FH，其它属性同上，则段描述符01C1F2000000017FH2-48 已知从00100000H开始存放FFH，01H，00H，04H，10H，F2H，0AH，06H，FFH，03H，00H，00H，10H，F2H，40H，02H，从02100000H开始存放35H，36H，31H，30H，30H，32H，39H，38H，3AH，DS=000BH，EBX=0000002H，GDTR=001000001FFFH，CR0=60000011H，CR3=00034000H，对于IA-32处理器，执行指令MOV EAX，EBX时：（1） 求源操作数对应的描述符表可存放描述符个数（2） 求源操作数对应段描述符的值以及该描述符描述段的地址范围（3） 求源操作数所对应的物理地址（4） 求指令执行后EAX中的内容。（5） 从已知条件中还能得到什么信息？解：DS000BH0000 0000 0000 1011B， 对照选择子的格式可知TI0,选中GDT表，RPL11为普通用户使用，索引808H（1）GDT表可存放的描述符的个数由索引决定，由于索引共有13位，因此可寻找2138K个描述符；（2）先找出描述符存放的首地址GDT表首址（GDTR高32位）索引800100000H08H00100008H，以段描述符为0240F210000003FFH，描述符描述的段的大小取决于段界和G，对照段描述符的格式可知G0,段界003FFH,段基址02100000H，因此段地址范围为02100000H0210003FFH；（3）CR0600000011H，因此PE1,PG0,是分段而不分页的保护方式，因此CR3多余，段内偏移地址EBX的值00000002H，因此物理地址段基址段内偏移地址02100000H00000002H02100002H；（4）021000002H开始的4个字节就是EAX的值39323031H；（5）由段描述符可知，G0,D1为32位数据，此外决定其它属性的主要是访问权字节，访问权字节中为F2H11110010B，即P1表示数据在物理存储器中，DPL11表示一般用户程序访问的数据，S1表示段描述符，A0表示该段还没有被访问过，TYPE001表示该段是向上增长的可写的数据段。2-49 已知内存中的数据如表5.16所示，对于IA-32处理器，已知内部相应寄存器的值为：ESI=00001230H，DS=SS=ES=FS=GS=1003H。GDT表和LDT表的首地址均为0，CR40。内存数据如下所示。（1）当CR0=60000010H时指令MOV EAX，ESI对应源操作数的物理地址及指令执行后EAX中的值。（2）当CR0=60000011H时 求指令MOV EAX，ESI对应源操作数的物理地址及指令执行后EAX中的值。该段的最多能容纳多少字节数据？根据访问权字节说明该段是什么样的段，是否存在存储器中?地址数据地址数据地址数据：00011267H 00H00011007H00H00001007H00H00011266H70H00011006H01H00001006H40H00011265H 00H00011005H11H00001005HF3H00011264H01H00011004H47H00001004H01H00011263H 75H00011003H32H00001003H00H00011262H39H00011002H30H00001002H00H00011261H2AH00011001H30H00001001H1FH00011260H00H00011000H39H00001000HFFH解：CR40表示没有页的扩展，默认4KB页大小（1）由CR060000010H可知，PE0,处于实地址方式，因此物理地址段地址16偏移地址10030H00001230H00011260H，由表可知执行完MOV EAX,ESI之后，EAX的值75392A00H；（2）由CR060000011H知PE1且PG0为仅分段的保护方式，由DS1003H0001000000000011B，可知，TI0选择的是GDT表，RPL11表示一般用户访问，索引81000H段描述符存放的首地址GDT表首址索引800001000H，所以通过上表可知，段描述符0040F30100001FFFH，段基址00010000H，段界01FFFH，G0,段内偏移量ESI00001230H,因此物理地址段基址偏移地址00010000H00001230H00011230H，由表可得执行MOV EAX，ESI后，EAX的值就是从00011230H开始的4个字节，即EAX32303039H；由于G0时段大小段界101FFFH12000H8192字节，即可容纳8192字节的数据访问权字节F3H11110011B，A1该已经被访问过，同P1在物理存储器中，是向上增长的可写的数据段。第5章 思考与习题参考答案5-3 说明SRAM、DRAM、MROM、PROM、EPROM及FRAM的特点及简单工作原理。答：SRAM靠双稳态触发器的两个稳定状态存储信息的；DRAM靠极间电容的充放电来存储信息的；MROM靠光刻技术确定是否保留MOS管决定信息的，跨接MOS管，信息为0,没有跨接MOS管，信息为1；PROM是靠熔丝的通断决定信息的，没有熔断，则信息为1,熔断信息为1；EPROM是靠雪崩注入式场效应管（FAMOS管）的浮置栅是否积累足够的电荷来存储信息的，有足够的电荷积累，则记录信息0,没有足够的电荷积累信息记录；FRAM是靠铁电电容来存储信息的。5-4 已知一个SRAM芯片的容量为4M8，该芯片有一个片选信号引脚和一个读/写控制引脚，问该芯片至少有多少个引脚？解：SRAM的引脚的确定从地址线、数据线、控制线及电源线四方面考虑，地址线m决定字数，2m=4M,因此m=22,容量4M8，所以n=8，片选一条，读写控制一个，电源线2条，芯片共有引脚22811234条。5-5 已知一个DRAM芯片外部引脚信号中有4条数据线,11条地址线，则其容量最大有多大？解：DRAM的容量2211416M位。（注意地址线与单元数的关系与SRAM不同）5-6 50ns的512M8的DRAM芯片，其外部数据线和地址线为多少条？1秒钟至少可存取多少次？如果总线速度为50MHz的微机系统，在访问存储器时要不要插入等待周期？ 解：（1）寻址的地址线log2(单元数)=log2(512M)=log2(229)=29条，由于DRAM的外部地址线是内部的一半，因此DRAM的外部地址线为15条,数据线8条，1s/50ns=109/50=20000000次，即每秒可存取2千万次，总线速度为50MHz,即总线时钟周期为1/50MHz=0.02us=20ns，因此比 50ns快，因此需要插入等待周期，要插入2个等待周期20ns+20ns*2=60ns，才能正常访问50ns的存储器。5-9 试计算外频（内存模块的核心频率）为100MHz时DDR、DDR2、DDR3的带宽。解：由于DDR、DDR2和DDR3数据宽度为64位，100MHz下的速度如下：(1) DDR：100MHz264/81600MB/s(2) DDR2:100MHz464/8=3200MB/s(3) DDR3:100MHz4264/86400MB/s 5-10已知RAM的容量为(1) 16K8 (2) 64K8 (3) 128K8 (4) 256K8如果RAM的起始地址为3450H，则各RAM对应的末地址为多少？解：（1）16K8,单元数16K24210=3FFFH+1,所以末地址首地址大小13450H3FFFH744FH（2）64K216=FFFFH+1，末地址3450HFFFFH1344FH（3）128K2171FFFFH1,末地址3450H1FFFFH2344FH（4）256K2183FFFFH1,末地址3450H3FFFFH4344FH5-11如果一个应用系统中ROM为8KB，最后一个单元地址为57FFH，RAM紧接着ROM后面编址，RAM为16KB，求该系统中存储器的第一个地址和最后一个单元地址。解：ROM最后一个单元为57FFH，8K2131FFFH1,因此首地址末地址（大小1）57FFH1FFFH3800H，由于RAM紧跟ROM后面编址，因此RAM的首地址57FFH15800H，RAM大小16K2143FFFH1,所以RAM的最后地址就是系统存储器的末地址（最后一个单元的地址）5800H3FFFH97FFH图5.42 题5-15图5-12有一个存储体由SRAM构成，其地址线15条，数据线为8条，则(1) 该存储体能够存储多少个汉字？(2) 如果该存储体由2K4位的芯片组成，需要多少片？(3) 采用什么方法扩展？需多少根地址线选择这些芯片？解：（1）SRAM容量215832KB，能存储汉字32KB/2= 16K个16384个（2）32K8/（2K4）=16232片（3）由于单元数和位数都有增加，因此采用字位全扩展方法，需要的地址线选择芯片取决于字数的增加，2K增加到32K，即分别选择的存储器模块有16个，因此需要4根额外的地址线来通过416译码器来选择,这16个8位的存储器模块（每个模块8位，由两片2K4构成）。5-16写出图5.43(a)所示的片选信号CS以及(b)中Y0Y7对应的端口地址。(a) (b)图5.43 题5-16图解：(a)由CS0可知：A90,A80,A70,A61,A51,A41,A31,A21,A11,A01,地址0001111111B07FH；(b)由38译码器使能端有效即E31,E2E10知：A91,A80,A70,A61,A50,A41，A30Y0:A2A1A0=000，因此Y0的地址1001010000B250HY1:A2A1A0=001，因此Y1的地址1001010001B251HY2:A2A1A0=010，因此Y2的地址1001010010B252HY3:A2A1A0=011，因此Y3的地址1001010011B253HY4:A2A1A0=100，因此Y4的地址1001010100B254HY5:A2A1A0=101，因此Y5的地址1001010101B255HY6:A2A1A0=110，因此Y6的地址1001010110B256HY7:A2A1A0=111，因此Y7的地址1001010111B257H5-17某系统的存储器配备两种芯片即32K8的EPROM和32K8的SRAM，采用74LS138译码器输出作片选信号。如图5.44所示。(1) 确定每一片存储器芯片的地址范围(2) 编程将4#的32KB数据传送到7#存储区域图5.44 题5-17图解：（1）38译码器的使能端有效可知A191A1801：Y0：A17A16A15000，A14A00011,地址范围：80000H87FFFH2：Y1：A17A16A15001，A14A00011,地址范围：88000H8FFFFH3：Y2：A17A16A15010，A14A00011,地址范围：90000H97FFFH4：Y3：A17A16A15011，A14A00011,地址范围：98000H9FFFFH5：Y4：A17A16A15100，A14A00011,地址范围：A0000HA7FFFH6：Y5：A17A16A15101，A14A00011,地址范围：A8000HAFFFFH7：Y6：A17A16A15110，A14A00011,地址范围：B0000HB8FFFH（2）用串操作指令完成MOV AX,9000H;不仿设数据段地址9000HMOV DS,AXMOV SI,8000H；数据段段内偏移量起始地址8000HMOV AX,0B000H；设附加数据段地址B000HMOV ES,AXMOV DI,0;附加数据段段内偏移量起始地址0CLD;在DF=0让地址增加MOV CX,32*1024;32KB大小数据传输REP MOVSB用普通数据传送指令完成MOV AX,9000H;不仿设数据段地址9000HMOV DS,AXMOV SI,8000H；数据段段内偏移量起始地址8000HMOV AX,0B000H；设附加数据段地址B000HMOV ES,AXMOV DI,0;附加数据段段内偏移量起始地址0MOV CX,32*1024;32KB大小数据传输REPLP0:MOV AX，SIMOV ES:DI,AXINC SIINC DILOOP REPLP05-21 简述8088、8086、80386、Pentium、Pentium II、Pentium III、Pentium4以及Cure 2系统存储器的组成形式。解：8088为8位存储器组织，共一个8位存储体，总容量最大1MB；8086和80286为16位存储器组织，共2个8位存储体，1个偶地址存储体和1个奇地址存储体，其中8086的每个存储体最大512KB，共1MB，而80286每个8MB，共16MB；80386为32位存储器组成，共4个8位存储体，每个最大1MB，共4GB；PentiumCure2均为64位存储器组织，共8个8位存储体，Pentium每个存储体最大512MB，共4GB，PentiumIICure2每个最大8GB，共64GB。5-22简述内存