实验一：一位二进制全减器设计.doc

南昌大学实验报告学生姓名： 刘志强 学 号： 6100409222 专业班级： 电子091班 实验类型：验证 综合 设计 创新 实验日期： 实验成绩： 实验一 一位二进制全减器设计一、实验目的（1） 掌握QuartusII的VHDL原理图设计和文本设计全过程；（2） 熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果。二、实验内容与要求（1） 设计一个二进制全减器，用分层设计方法，顶层为全减器，底层为半减器和逻辑门组成；（2）进行波形仿真，并分析仿真波形图；（3）下载测试全减法器是否正确。三、设计思路/原理图 一位全减器可以由两个半减器和一个或门连接而成，根据半减器真值表对半减器进行描述，再对或门的VHDL描述，而后根据原理图对全减器的VHDL描述。 图1 全减器f_suber电路图四、实验程序（程序来源：教科书本）library ieee; -半减器描述use ieee.std_logic_1164.all;entity h_suber is -定义半减器h_suber实体port(a,b:in std_logic; do,vo:out std_logic);end entity h_suber;architecture fs1 of h_suber is signal abc:std_logic_vector (1 downto 0);begin abc do=0;vo do=1;vo do=1;vo do=0;vo null;end case;end process;end architecture fs1;library ieee; -一位二进制全减器顶层设计描述use ieee.std_logic_1164.all;entity f_suber is -定义全减器f_suber实体port (ain,bin,cin:in std_logic; v,sub:out std_logic);end entity f_suber;architecture fs of f_suber is component h_suber -调用半减器声明语句port (a,b:in std_logic; do,vo:out std_logic);end component;component or2a -调用或逻辑门声明语句port (m,n:in std_logic; h:out std_logic);end component;signal e,f,g:std_logic; -定义3个信号作为内部的连接线beginu1:h_suber port map(a=ain,b=bin,do=e,vo=f); -例化语句u2:h_suber port map(a=e,b=cin,do=sub,vo=g);u3:or2a port map(m=g,n=f,h=v);end architecture fs;五、实验步骤1. 利用Quartus II 7.2建立工程在file中打开【】 【】 在【】中选择存放的目录【】f_suber要与顶层文件中entity f_suber相同 点击next 点击next选择芯片next完成 ； 再在file下面点【】【】 点击ok 编写程序 编译并保存在f_suber文件中（改动程序后，再保存，再编译） 管脚【】【】 而后对芯片设置，即打开device点【】点【】与【】选如【】与【】选芯片确定ok ；重新编译点下载，后选【】硬件有“JTAG【】”和“ASP 【】手动添加以扩展名为.pof的文件【】”两个接口其一（要看硬件接口），选中【】”添加【】中的驱动程序【】点【】开始下载。注：原理图输入法工程建立与文本输入法建立相似，而且原理图形与以前学习的Mutisim相同，这里不再多说。2. 用quartusII创建仿真工程 在已有的工程中，在file下面点【】【】OK在任务栏【】中双击，来添加管脚【】【】OK然后设置一下输入引脚波形保存一下仿真【】必要时还可以设置一下【】中的【 】改时间【】再重新仿真一下。六、仿真波形分析下图为实验所得的波形图：对实验所得的波形图作如上的标记，可以得到如下仿真信息表：Value A BC D Va00000 b00111 c01011 d01101 e10010f10100g11000h11111 差值D的结果为ABC的值，与理论值一样借位输出V也与理论值一致；从波形图可以看出输出波形有一定的延时和毛刺，是因为经过元器件需要时间和冒险现象存在。 七、硬件测试使用的芯片是EP1K00QC208-3。ain、bin、cin分别连接引脚53（电平1）、54（电平2）、55（电平3），sub、v分别连接引脚167（LED1）、168（LED2）；测试为：电平1、2、3分别为（低、低、低）、（低、低、高）、（低、高、低）、（低、高、高）、（高、低、低）、（高、低、高）、（高、高、高）、（高、高、高）对应的LED1、LED2分别为（灭、灭）、（亮、亮）、（亮、亮）、（灭、亮）、（亮、灭）、（灭、灭）、（灭、灭）、（亮、亮）。八、实验小结很幸运，我们这届学生遇上了全新的实验设备，可以放心做实验了。首先，老师教我们如何破解Quartus II 7.2，接着就开始设计全减器。对全减器的设计是比较简单的，而且在对全减器编译、仿真和下载之前，我已对Quartus II 7.2进行了多次操作，已经熟练地掌握了利用Quartus II 7.2建立工程和创建仿真等；通过此次试验，我可以向复杂的设计迈进，通过试验，一步一步地提高自己的设计能力、创新能力。通过这个实验，掌握了利用QuartusII建立工程、创建仿真工程和编程下载；在第一次编译时，发现“or2a”没有定义，然后定义一下逻辑或门or2a，保存一下，重新编译通过；在第一次波形仿真后，改变输入波形和end time，保存，重新仿真，仿真