FPGA课程设计_出租车简易计价器.doc

西安邮电大学FPGA课程设计报告题 目：出租车简易计价器设计 院 系： 电子工程学院 专业班级： 微电子0901 学生姓名： 导师姓名： 黄海生 起止时间： 2010.06.18 至 2012.06.29 2012年07 月01 日基于FPGA的出租车简易计价器设计一功能要求：设计一个出租车简易计价器，用FPGA开发板的按键手动来控制出租车的状态，即行驶或等待，数码管显示当前的行驶里程，等待时间以及总共的费用。二.功能描述：（1）异步复位，复位信号与时钟信号不同步。（2）基准时钟（50MHZ）由原来的每秒跳变50M下分成每秒跳变3下，即便于人眼的观察，设计5秒钟里程变化一公里，6秒钟时间等待为一分钟。（3）用一个拨码开关来控制当前的状态，如果是高电平1则开始计里程，如果是低电平0则开始计等待时间。（4）用7个7段数码管来显示当前的里程，等待时间以及最后的费用。（5）手动控制计费系统，当一位客人下车而另一位客人上车则按复位键清0，使得数码管只显示起始价8元。三系统描述：（1）系统结构：（2）输入输出信号描述信号输入/输出目标/源功能描述clkinputpin系统时钟（50MHZ）resetinputpin异步清零，低电平有效startinputpin状态选择，1时计里程，0时计等待时间hex0inputpin显示里程的十位上的数字hex1inputpin显示里程个位上的数字hex2outputpin显示计时十位上的数字hex4outputpin显示计时个位上的数字hex5 output pin显示计费百位上的数字hex6 output pin显示计费十位上的数字hex7 output pin显示计费个位上的数字（3）顶层划分（4）设计思想： 计价器功能要求：出租车起步价为8元，行驶过程中每公里1元，中途停止等待时间累计大于三分钟后按每两分钟1元计价。计价系统里程显示范围为：099公里，分辨率1公里。计价费用显示范围为：0999元，分辨率1元。等待计时器显示范围为：060分钟，分辨率1分钟。 计价系统原理：出租车载客后，启动计费器，整个系统开始运行，里程计数器和时间计数器从0开始计数，费用计数器从8开始计算。再根据行驶里程或停止等待的时间按以上的标准计费。若在行驶状态，则计程器开始加计数，每公里1元。若出租车停止等待状态，则计时器开始加计数，当时间超过三分钟后，计费器以每分钟1元累加。出租车到达目的地停止计费器，显示总费用。根据出租车计费器的工作过程，本系统采用分层次、分模块的方式设计，其本系统组成框图如下所示。其中行驶路程计数模块、等待时间计数模块和计费模块，用来统计路程、等待时间和总费用，控制模块是用来控制计费模块，数码管显示模块用来显示行驶的公里数、等待累计时间和总费用等信息。四模块代码 分频模块：module fenpin(clk,reset,clk_1); input clk,reset; output clk_1; reg clk_1; reg 29:0 count; always(posedge clk,negedge reset) begin if(!reset) begin count=0; clk_1=1b0; end else if(count=25000000) begin count=0; clk_1=!clk_1; end else count=count+1d1; endendmodule仿真结果：里程模块：module licheng(reset,start,clk_1,lch); input reset,start,clk_1; output lch; reg 7:0 lch; reg 5:0 count; always(negedge reset,posedge clk_1) begin if(!reset) begin lch=8b00000000; count=6b000000; end else begin if(start) begin if(count=6b000010) begin lch=lch+1b1; count=count+1b1; if(lch3:04b1001) begin lch7:4=lch7:4+4b0001; lch3:0=4b0000; end end else if(count=6b000100) count=6b000000; else count=count+1b1; end else lch7:0=lch7:0; end end endmodulemodule js(reset,start,clk_1,jishi); input reset,start,clk_1; output jishi; reg 5:0 count1; reg 7:0 jishi; always(negedge reset,posedge clk_1) begin if(!reset) begin count1=6b000000; jishi=8b00000000; end else begin if(!start) begin if(count1=6b000010) begin jishi=jishi+1b1; if(jishi3:04b1001) begin jishi7:4=jishi7:4+4b0001; jishi3:0=4b0000; end count1=count1+1b1; end else if(count1=6b000100) count1=6b000000; else count1=count1+1b1; end else jishi7:0=jishi7:0; end endendmodule里程计时模块仿真结果:说明：从图上可以看出根据start的不同状态，里程和计时模块交替工作，若在行驶状态，则计程器开始加计数，。若出租车停止等待状态，则计时器开始加计数。里程计时模块框图：计费模块：module jf(lch,jishi,fee); input lch,jishi; output fee; reg 13:0 fee; wire 7:0 lch; wire 7:0 jishi; always(lch,jishi) begin if(jishi7:05b01001) begin fee4:0=fee4:0-5b01010; fee9:5=fee9:5+5b00001; end end else begin fee4:0=1b0,jishi3:0+1b0,lch3:0-5b00011+5b01000; fee9:5=1b0,jishi7:4+1b0,lch7:4; fee13:10=4b0000; if(fee4:05b10011) begin fee4:0=fee4:0-5b10100; fee9:5=fee9:5+5b00010; end else if(fee4:05b01001) begin fee4:0=fee4:0-5b01010; fee9:5=fee9:5+5b00001; end if(fee9:55b10011) begin fee9:5=fee9:5-5b10100; fee13:10=fee13:10+4b0010; end else if(fee9:55b01001) begin fee9:5=fee9:5-5b01010; fee13:10=fee13:10+4b0001; end end end endmodule仿真结果：说明：若在行驶状态，则计程器开始加计数，每公里1元。若出租车停止等待状态，则计时器开始加计数，当时间超过三分钟后，计费器以每两分钟1元累加，最后显示总费用。计费模块框图：数码管显示：module display (clk_1,lch,reset,jishi,fee,hex0,hex1,hex2,hex4,hex5,hex6,hex7); input clk_1,lch,jishi,fee,reset; output hex0,hex1,hex2, hex4, hex5, hex6, hex7; wire reset; wire 7:0 lch; wire 7:0 jishi; wire 13:0 fee; reg 6:0 hex0,hex1,hex2,hex4,hex5,hex6,hex7; always(posedge clk_1,negedge reset) begin if(!reset) begin hex66:0=7b1000000; hex76:0=7b1000000; hex46:0=7b1000000; hex56:0=7b1000000; hex06:0=7b1000000; hex16:0=7b1000000; hex26:0=7b1000000; end case(lch3:0) 4b0000:hex66:0=7b1000000; 4b0001:hex66:0=7b1111001; 4b0010:hex66:0=7b0100100; 4b0011:hex66:0=7b0110000; 4b0100:hex66:0=7b0011001; 4b0101:hex66:0=7b0010010; 4b0110:hex66:0=7b0000010; 4b0111:hex66:0=7b1111000; 4b1000:hex66:0=7b0000000; 4b1001:hex66:0=7b0010000; default:hex66:0=7b1000000; endcase case(lch7:4) 4b0000:hex76:0=7b1000000; 4b0001:hex76:0=7b1111001; 4b0010:hex76:0=7b0100100; 4b0011:hex76:0=7b0110000; 4b0100:hex76:0=7b0011001; 4b0101:hex76:0=7b0010010; 4b0110:hex76:0=7b0000010; 4b0111:hex76:0=7b1111000; 4b1000:hex76:0=7b0000000; 4b1001:hex76:0=7b0010000; default:hex76:0=7b1000000; endcase case(jishi3:0) 4b0000:hex46:0=7b1000000; 4b0001:hex46:0=7b1111001; 4b0010:hex46:0=7b0100100; 4b0011:hex46:0=7b0110000; 4b0100:hex46:0=7b0011001; 4b0101:hex46:0=7b0010010; 4b0110:hex46:0=7b0000010; 4b0111:hex46:0=7b1111000; 4b1000:hex46:0=7b0000000; 4b1001:hex46:0=7b0010000; default:hex46:0=7b1000000; endcase case(jishi7:4) 4b0000:hex56:0=7b1000000; 4b0001:hex56:0=7b1111001; 4b0010:hex56:0=7b0100100; 4b0011:hex56:0=7b0110000; 4b0100:hex56:0=7b0011001; 4b0101:hex56:0=7b0010010; 4b0110:hex56:0=7b0000010; 4b0111:hex56:0=7b1111000; 4b1000:hex56:0=7b0000000; 4b1001:hex56:0=7b0010000; default:hex56:0=7b1000000; endcase case(fee3:0) 4b0000:hex06:0=7b1000000; 4b0001:hex06:0=7b1111001; 4b0010:hex06:0=7b0100100; 4b0011:hex06:0=7b0110000; 4b0100:hex06:0=7b0011001; 4b0101:hex06:0=7b0010010; 4b0110:hex06:0=7b0000010; 4b0111:hex06:0=7b1111000; 4b1000:hex06:0=7b0000000; 4b1001:hex06:0=7b0010000; default:hex06:0=7b1000000; endcase case(fee8:5) 4b0000:hex16:0=7b1000000; 4b0001:hex16:0=7b1111001; 4b0010:hex16:0=7b0100100; 4b0011:hex16:0=7b0110000; 4b0100:hex16:0=7b0011001; 4b0101:hex16:0=7b0010010; 4b0110:hex16:0=7b0000010; 4b0111:hex16:0=7b1111000; 4b1000:hex16:0=7b0000000; 4b1001:hex16:0=7b0010000; default:hex16:0=7b1000000; endcase case(fee13:10) 4b0000:hex26:0=7b1000000; 4b0001:hex26:0=7b1111001; 4b0010:hex26:0=7b0100100; 4b0011:hex26:0=7b0110000; 4b0100:hex26:0=7b0011001; 4b0101:hex26:0=7b0010010; 4b0110:hex26:0=7b0000010; 4b0111:hex26:0=7b1111000; 4b1000:hex26:0=7b0000000; 4b1001:hex26:0=7b0010000; default:hex26:0=7b1000000; endcase endendmodule仿真结果：说明：数码管有两种显示方式动态显示与静态显示，由于在本文中用到了七个数码管所以选择了动态显示，在时钟的控制下，当reset为高电平的时候把费用，公里，时间译码输出显示模块框图：控制：module PIS_QQ_LX(reset,start,clk,hex0,hex1,hex2,hex4,hex5,hex6,hex7,clk_1); input reset,start,clk; output hex0,hex1,hex2,hex4,hex5,hex6,hex7,clk_1; wire reset,start,clk; wire 6:0 hex0,hex1,hex2,hex4,hex5,hex6,hex7; wire clk_1; wire 7:0 lch,jishi; wire 13:0 fee; fenpin QQ1 (.clk(clk), .reset(reset),.clk_1(clk_1) ; licheng QQ2 (.clk_1(clk_1), .reset(reset), .start(start), .lch(lch); js QQ5 (.clk_1(clk_1), .reset(reset), .start(start), .jishi(jishi); jf QQ3 (.lch(lch), .jishi(jishi),.fee(fee); display QQ4 (.reset(reset),.jishi(jishi), .clk_1(clk_1),.lch(lch), .fee(fee),.hex0(hex0), .hex1(hex1), .hex2(hex2),.hex4(hex4),.hex5(hex5), .hex6(hex6),.hex7(hex7); endmodule五验证方案验证流程图：5.1系统仿真：初步设计完成后，即可将分模块和顶层模块进行仿真测试，同时可根据设计要求加入测试输入条件。仿真后得到的相应输出结果如与预先的结果不相符，则应修改设计，直到相符为止。没有译码的仿真结果如下所示： (a)为行驶中未停时的系统电路仿真结果：(b)为行驶中时（在两公里之内）的系统电路仿真结果：(c)为停止时（在两分钟之外）的系统电路仿真结果：从(a)可以看出当reset=1时，系统复位，路程计数器、和等待时间计数器均为0，费用计数器为8元；当reset为0时，系统启动，start=1表示出租车行驶， clk-1每产生一个脉冲，路程计数器加1；路程2公里内，费用保持8不变，超过2公里，费用计数器进行加计数，每增加1公里费用加1元，此时等待时间计数器不变。而根据 (b) ,(c)的仿真波形可知，当reset为0时，系统启动，start=0表示出租车处于停止等待状态，此时等待时间计数器计数，在2分钟等待时间内，费用计数器不变；等待时间超过2分钟后，每增加2分钟，费用计数器增加1元，此时路程计数器保持不变。5.2综合： Quartus II软件综合的报表：5.3综合的RTL级电路： 从综合的RTL级电路可以看出完全符合系统规范。六实验心得：本文介绍了一种全新的出租车计价器计费系统的FPGA设计方法。分别介绍了整个系统和各个模块的设计，使用FPGA芯片、VHDL硬件描述语言作为设计手段，利用自顶向下的模块化设计思路，通过在Quartus软件下进行的模拟仿真，并进行相应的硬件下载调试，证明所设计的系统完成了出租车计费器的功能，各项技术指标符合预定标准，具