半导体集成电路术语解释.doc

集肤效应在微波频率时，导体的电流密度将不会是平均分布于整个导体内部，而是在表面附近有较大的电流密度，在导体中心部分的电流密度是最小的。我们称这种现象为集肤效应。因为电流密度集中于表面处。 高频时的导体电流密度分布情形，大致如所示，由表面向中心处的电流密度逐渐减小。在此引进一个临界深度critical depth的大小，此深度的电流密度大小恰好为表面电流密度大小的1/e倍：.(1)其中，f为频率，为导磁率H/m，为电阻率mho/m。由(1)可知，当频率愈高时，临界深度将会愈小，结果造成等效阻值上升。因此在高频时，电阻大小随着频率而变的情形，就必须加以考虑进去。IC制作流程整个IC制作的流程大概可分为电路设计IC design、晶圆加工wafer fabrication、封装packaging及测试test四大部份，其关系如下图所示：当我们决定好对一个IC所要求的功能及其工作规格后，便开始着手电路设计。电路设计的主要目的在产生布局图layout，它能定义出晶圆加工制程中所需要的各层图案pattern。藉由布局图，可做成晶圆加工制程中所需要的各道光罩mask or reticle。接下来的晶圆加工制程，可以说是整个IC制作流程中最复杂、资金及技术最密集的一部份。这个部份就是要将上一个设计程序所设计出来的电路及电子组件，能在晶圆上加以实现。而电路上所用到的电子组件晶体管、电阻、电容、电感.及其间的联机interconnection，则必须靠各单元制程氧化、黄光微影、薄膜沉积、蚀刻、参杂.间的反复配合才能完成。光罩在此的功用在于能定义出各层薄膜的图案、组件区域，或组件间的联机情形，以达所要的电路功能及规格。所谓的晶圆代工厂，就是专门将别家公司所设计出的电路，以该公司晶圆加工制造厂Fab.现有的技术能力及仪器设备，完成其晶圆加工制程之意。晶圆加工完后的晶圆，一般会经过晶圆针测wafer probe的过程，将失败的晶粒加以标记ink dot。后将晶圆切割成一小片一小片的晶粒，好的晶粒才会送到构装packaging厂加以构装。构装的材料一般为陶瓷或塑料，而构装的目地在保护其内的晶粒不会受到外界的机械性破坏刮痕.或免于水气微尘的渗入。除此以外，它还要提供内部晶粒电极和外部电路板相连的管道藉由内部打线，再用IC外壳的pin和电路板接通。随着IC功能的提升，构装的散热能力和尺寸大小都是构装技术必须考量的。构装后的IC为了品质的确认，会进行测试test的步骤。在这里会进行一连串的电气测试，如速度、功率消耗.等，唯有符合客户需求规格的IC才能交给客户。主动被动曾在BBS的electronics版中看到大家在讨论什幺叫被动组件，当然元素也有参与其中的讨论，不过大家对于主动及被动组件的分别似乎有不同的看法。这个话题也曾经困扰过元素，在此元素不讨论真正的说法为何，只把我从书上找到的定义条列于下，供大家参考：以下说法取自电子学辞典-伊恩R辛克莱Ian R. Sinclair着；葛登巴尔绘图；陈荫民、潘大连译-猫头鹰-ISBN 957-8686-99-4。 名词说明active component 主动组件又称主动器件active device。一种能增加信号功率的电路组件。主动组件在工作时需电源，才能有可量功率增益power gain，这与电压增益或电流增益不同。passive component 被动组件不能产生功率增益power gain的组件component。诸如电阻器、电容器和线性电感器包括变压器都是被动的。有电源时的非线性作用，如在磁放大器magnetic amplifier中，能使组件归入主动组件active component中。在半导体的故事-李雅明着-新新闻-ISBN 957-8306-62-8-p214中有提到：在电子学中，我们一般把真空管、晶体管等，具有控制电压或电流的能力，可以完成开关或者达成增益功能的组件称为主动组件，而把像电阻器、电容器、电感器等不能做上述功能的组件称为被动组件。 半导体半导体semiconductor，顾名思义，是导电力介于金属等导体和玻璃等非导体间的物质。若以导电率来看，半导体大致位于1e3和1e-10(ohm-cm)-1间当然这只是概分，这三者之间并没有制式的界限存在。室温下铝的电阻系数为2.5e-6 ohm-cm，而玻璃则几乎为无限大。会有这种现象是因为物质内部电子分布在不同的能量范围或称能带，energy band内，其中可让电子自由移动的能带称为导电带conduction band，除非导带内有电子可自由活动，否则物质将无法经由电子来传导电流。其它能带价电带，valence band的电子必须要克服能量障碍指能隙，energy bandgap，跃升至电导电带后，方可成为导电电子。例如玻璃，即是因为这能隙太大，使得电子在室温下无法跳跃至导电带自由活动，所以是非导体。至于半导体，其能量障碍不是很大，低于非导体，所以在高温、照光等给予能量的状况或适量地加入一些可减小能量障碍的元素参质，便可改变其电阻值，成为电的良导体。电子工业便是利用半导体这种可随环境、参质的加入等而改变其导电能力之特性，发展出多项的应用产品。半导体的应用范围很广，包括二极管、晶体管等电子组件及发光二极管、雷射二极管、各类检测器、太阳能电池等光电组件。除此之外，尚有功率组件，及目前相当热门的各类显示器都可以见到半导体的踪迹。半导体材料又可分为元素半导体element semiconductor及化合物半导体compound semiconductor。元素半导体是由单一元素所组成的半导体，如Si、Ge等；化合物半导体则是由两种以上的元素所组成的半导体，如GaAs、ZnS等，常应用于光电或高速组件中。半导体产业分类大致可分为三类。第一类的半导体厂商本身有完整的设计能力，且拥有晶圆制造厂，可以生产自有品牌的产品，如国内的华邦、旺宏，国外的CPU大厂Intel皆属此类。此类便是我们常听到所谓的IDMIntegrated Device Manufacturing，整合组件制造。第二类半导体厂商专事晶圆制造生产，本身拥有晶圆厂但不做设计，成为专业的晶圆代工厂Foundry，如台积电、联电等。第三类半导体厂商没有自己的晶圆厂Fabless，但专事半导体设计，此类通称为Design House。如国内的威盛、扬智，美国的IBM等。附带一提的是，台湾的半导体代工是世界有名的。台积电和联电分别为全世界第一和第二大的晶圆代工厂。原子间结合力原子藉由彼此之间的相互作用力而结合在一起，以致于形成晶体结构。以下将这五种力键结分述于下：离子键ionic bond：典型的例子为氯化钠NaCl晶体，这种键结主要来自于正负离子间的库伦吸引力，因此结构较稳定。会形成正负离子的原因在于原子间的电子转移，以氯化钠等1族碱金属和7族卤素元素的结合为例，碱金属最外围1个价电子会倾向于填满卤素最外围的电子轨道，形成八个电子的稳定结构，此时带正电离子碱金属原子分一个电子给卤素原子后带正电和带负电离子卤素原子从碱金属原子获得一个电子后带负电便会以库伦力结合，这就是所谓的离子键。共价键covalent bond：共价键顾名思义，就是相邻原子共享彼此的价电子，来满足自身电子结构的稳定性。几乎所有的半导体如硅、锗都是由共价键所组成的，少部分的三五族半导体如GaAs则可能带有部分离子键成分在内。共价键的结合力较金属键为弱，这也是半导体之所以导电率为半的原因之一。金属键：所有的价电子为共有的情形下，使得失去价电子的原子和由共有价电子所形成的电子云间有库伦力的存在，这也是金属键的由来。由于金属的键结属于金属键，因此其价电子的共有，造成价电子可在金属晶体内部自由活动，可以解释为什幺金属是电的良导体。凡得瓦耳力van der Waals：产生原因为原子或分子间的电偶极作用力。由于电子绕中心原子核环绕时，有时瞬间可能使得电子偏向集中于某一边，致使原子一边带正电，一边带负电，形成所谓的电偶极。不同原子和分子便可藉由这微弱的吸引力而结合。氢键：氢和电子亲和力大的原子结合N、O、F时，外围的电子会被吸引过去，中心带正电的原子核便会暴露于外，可以再去吸引其它电子亲和力大的原子，形成所谓的氢键。以半导体的领域来说，较常考虑到的键结应属共价键，其次是离子键。可以说大多数半导体的特性皆来自于半导体本身共价键结构的关系。晶圆晶圆，wafer，是VLSI制程中不可或缺的材料，IC上所有的组件都是长在这上面。晶圆也就是我们一般常听到的底材substrate。以硅晶圆来说，它的来源是石英主成份为氧化硅。刚开挖出来的石英矿，必须经过纯化、高温溶解、蒸溜、沉积等步骤，得到所谓高纯度的硅棒silicon rod，但这时候的硅并非是结晶状态，因此必须再以单晶成长方法来得到所需的单晶硅。常见的单晶成长法有拉晶法Czochralski、CZ法和浮游区域法Float Zone、FZ法。其中以拉晶法最为被广泛使用，因为这种方法所需的成本较低，且容易达成大尺寸化；而FZ法所成长的硅晶锭silicon ingot，其杂质浓度一般会较低。不管是用何种方法长成的晶锭，必须要经过grinding、slicing、lapping、etching、polishing、cleaning及inspection步骤，最后一片片的晶圆才会被包装起来，以保持表面的无污染及平坦性。尽管如此，晶圆在使用之前，仍须经过化学物品的清洗，确保其表面品质。晶圆的大小指其直径由早先的三吋约7.5公分到目前的八吋约20公分，未来将朝的十二吋、十六吋等大尺吋方向前进，主要是为了提高VLSI的产能且提升IC的良率，以增加厂商自身的竞争力。双原子晶格振动这里的双原子指的是基本单胞primitive unit cell是由两个原子所组成。本文假设此两个原子的质量不同，于下将说明双原子晶格振动时其-q的离散关系dispersion relation。假设在1D的情形下，两个原子的质量分别为M和mM m，受到扰动后的位移分别为u和v，基本单胞的晶格常数为a，如下图所示：根据牛顿第二运动定律，可以得到M和m第n个晶格原子所受力情形：.(1).(2)(1)、(2)右半部主要是根据虎克定律Hooks law而来，其中代表相邻原子间的力常数假设对任一晶格原子来说都是一样的。通常在处理此类振动问题时，都会把它假设为简谐振荡器simple harmonic oscillator，因此其波动应分别具有下面的形式：.(3).(4)其中A、B分别代表原子M和m振幅，q代表此波动函数的波向量波数。(3)、(4)分别带入(1)、(2)，为了求得non-trivial解，可得以下式子必须成立：.(5)由(5)求和q的关系式，可得到两个支系two branchs，下图绘出此两支系+、-：如同【单原子晶格振动】一般，-q关系图也有着相同的周期，2/a，因此一般在讨论时只要考虑其第一布里路因区1st Brillouin zone即可。上图画出的部分正是第一布里路因区以下将此两支系的一些极限特点，列表整理：+-q0或波长很长A/B = -m/MA/B = 1q+-/a或波长较短A = 0B = 0+一般称为光支系optical branch，原因是因为其频率一般在1e131e14 s-1之间，属于远红外光的范围。-一般称为声支系acoustical branch，因为其群速和声速相近，而且具有弹性波线性关系。由上表还可知，对于q较小的光支系而言，两相邻原子其振动方向是相反的，但基本单胞质量中心位置也因而不会改变。另一方面，q较小的声支系其两相邻原子振动方向却是一样的。 在真实的晶格中，由于相邻原子的力常数不见得相同一般也不会相同，所以产生的-q关系会较为复杂。如果基本单胞是由N个原子所组成，在实验上会发现，其-q离散关系会有3个声支系，3N-3个光支系。视振动方向和波传递方向波向量为垂直或平行，又可细分为横向支系transverse branch或纵向支系longitudinal branch。缺陷中心缺陷中心defect center是个总称，在能带上看来，会类似杂质在禁止带上有一对应的能阶产生。关于晶格中的缺陷，请参看【晶体中的缺陷】一文。缺陷中心以其所带电性而言，可分为： 受体型acceptor-type：被填满时带负电，空着时呈中性。 施体型donor-type：被填满时呈中性，空着时带正电。若以其捕捉载子的方式来分类，可分为： 陷阱中心trapping center：此类缺陷中心在捕捉载子后，会很快地将载子再度释放到原来的能带中。 复合中心recombination center：此类缺陷中心在捕捉载子后，会再捕捉极性相反的载子，使与之复合，即有电子电洞对消失的现象产生。缺陷中心存在的多寡，关系到载子带间转移机率的高低及载子存活时间的长短。波粒二重性在光电效应中，光表现出粒子的性质；在绕射实验上又表现出波的特性。所以到底光是质点还是波动？德布格里De Broglie于公元1924年提出一项假设，及任何在运动中的质点，必会伴随着对应的物质波来matter waves进行运动，物质波会有如下的关系存在P为质点动量、E为质点能量、为物质波波长、为物质波频率：下图即质点的物质波示意图：以物质波的观点而言，物质于空间中存在于某一范围内x0，以上图为例，质点在C被发现的机率最高，A、B两点为最低。 这种波粒二重性可适用于任何的质点上，下表列出一些常见的波粒对：质点波动光子photon电磁波电浆子plasmon电浆振荡波磁子magnon磁化波声子phonon晶格振动波波粒二重性的存在，导致了测不准原理uncertainty principle的出现。波尔原子模型波尔氢原子模型是波尔于公元1913年所发展出来，可用以解释氢原子辐射光谱的模型。基本上此模型是基于波尔假说Bohr postulates而来：电子只能在原子核外的某些圆形轨道运行，其运行遵循古典力学库伦吸引力的规范。电子在这些特定的圆形轨道上，其角动量L正好是h/2的整数倍，即：其中，n为正整数。和古典物理不同的是，虽然电子在圆形轨道上做等加速运动，但并不会辐射能量，所以总能是固定的。若电子由较高能量Ei的轨道掉到能量较低的轨道Ef，其辐射出来的电磁波频率为：根据上述的假设，可得电子在第n个轨道的总能En为：当n = 1时，可得氢原子的游离能正好等于E1：虽然此模型是为氢原子所导出来的，但对于最外围只有一个电子的原子来说如锂、钠、钾，也有其不错的预测结果。此外，在半导体中，也可用来估算杂质游离能的大小。 晶体中的缺陷理想具周期性排列的晶体实际上是不存在的，真实的晶体中都有缺陷defects存在。只要能使晶体偏离理想的状态，则都可称为缺陷。这些缺陷除了会影响到材料本身的特性外，也会影响其电特性。通常晶体中的缺陷可分为点缺陷、线缺陷、面缺陷及体缺陷四种，概述于下。点缺陷： 空穴vacancy：正常晶格位置没有晶体原子存在时所形成。空穴的存在有助于杂质或本质原子的热扩散，适当的加以退火可减少空穴的情形。 间隙缺陷interstitials：在非正常晶格位置处有晶体原子存在的情形。 杂质impurity：非原本晶体原子的外来原子占据正常或非正常晶格位置的情形。 萧特基缺陷Schottky defects：晶体原子跑到晶体表面，并在原位置留下空缺。 富兰克缺陷Frankel defects：晶体原以跑到非正常晶格位置，形成间隙型缺陷，并在原位置留下空缺。 线缺陷： 边缘差排edge dislocations：为最常见之线缺陷。边缘差排的成因为晶格受过度挤压或拉伸所引起或由局部热胀冷缩所致。差排线和差排方向垂直。 螺旋差排screw dislocations：为受到剪应力的结果。差排线和差排方向平行。 堆栈错误stacking faults：相邻晶体层的排列不同会导致堆栈错误。 面缺陷： 自由表面free surface：晶体表面因和空气接触，造成表面原子键结不完整。 晶粒边界grain boundary：不同晶体方向的小晶体或称晶粒接触的面。晶粒边界上的缺陷包含点缺陷及线缺陷，因此晶粒边界的存在将助于杂质的扩散。 体缺陷： 大量且集中的外来杂质引入。 机械性的伤害亦会造成体缺陷。 另外，因为原子的热振动会使原子偏离原来的正常位置，导致晶体的晶格常数变动，偏离理想晶体结构，所以晶格振动也算是缺陷的一种。 晶格简介晶格是周期性排列的原子结构，在讨论电子在晶体中的电性时，总不能不考虑晶体本身的结构。依据布拉菲Bravais的推证，可分为七个晶系，十四个不同的晶格，称为布拉菲晶格注01，将七个晶系列举于下：立方晶系Cubic：包括简单立方Simple Cubic、体心立方Body-centered Cubic、面心立方Face-centered Cubic三种。四方晶系Tetragonal：包括简单四方Simple Tetragonal、体心四方Body-centered Tetragonal两种。正交晶系Orthorhombic：包括简单正交Simple Orthorhombic、底心正交Base-centered Orthorhombic、体心正交Body-centered Orthorhombic、面心正交Face-centered Orthorhombic四种。单斜晶系Monoclinic：包括简单单斜Simple monoclinic、底心单斜Base-centered Monoclinic两种。三斜晶系Triclinic：简单单斜Simple Triclinic一种。三角晶系Trigonal：三角晶格一种。六角晶系Hexagonal：简单六角Simple Hexagonal一种。此外有一些常见的名词，在此提出加以整理：基底向量Basis Vector：原点至任三个相邻但不共平面的晶格点所形成的向量，所以此基底向量的选择一般都不是为唯一的。单胞Unit Cell：由基底向量所围出的体积称为单胞。基本单胞Primitive Unit Cell：单胞中有最小体积者，反之为非基本单胞。注01布拉菲晶格的特色之一，就是所有的晶格点都是相等的，即晶体由单一种原子所组成之意。非布拉菲晶格可以看成是由两种以上的布拉非晶格交错构成。DRAM制程和容量下表为到2001年制造DRAM所使用的制程线宽和容量大小的年份进程表，大抵三年一个世代，前后两世代间的DRAM容量相差四倍。DRAM制程和容量下表为到2001年制造DRAM所使用的制程线宽和容量大小的年份进程表，大抵三年一个世代，前后两世代间的DRAM容量相差四倍。SIA发展进程表下表是美国半导体工业协会Semiconductor Industrial Association，SIA所预估半导体科技到2007年的进程表。可以发现半导体每三年可为一个世代，而每个世代所用到的线宽约为上个世代的70%，据此预估到2014年，线宽会缩小到0.035um，DRAM容量会到1万亿1000G位。预计在未来15年内19992014，半导体科技的发展仍会以极快速度不断的前进。单位前缀表理工所用到的数字，要不是很大很大，不然就是很小很小。为了简单且统一地表达所要表示的数字，一般都会把级数部份以单位前缀代替。如以20G代替2e10、以4n来代替4e-9。这样的表达方式让读者很容易就知道此数数量级的大小，也使得数目的表示方法更加制度化。请注意symbol是有分大小写的，所以2e10要写成20G，千万不可写成20g。 另外，不可使用复合前缀，例如不要用kk代替M。 物理常数表半导体领域所用到的相关物理常数不算少，下表所列为从书上整理出来的几个较常用物理常数： 常用数学公式有时在推导半导体的相关特性或是在量子物理的计算中，会用到一些常用的数学公式。为方便日后的查询，将其整理于下，以供参考：希腊字母表可别小看希腊字母，相信读理工的同学或多或少都有接触到它们吧？这些字母常常用来当作变量或是有意义的特定符号如代表圆周率、代表介电常数等等，如果一时失察，把它们搅错，那可就不好了。此外，这些符号的正确发音，可以帮助您跟别人之间语言上的沟通，所以怎幺念也是相当重要的一件事。国际单位系统表下表为国际单位系统表International System of Units，整理列出于下供大家参照： 低频参数对一个双端口网络，在低频时，可以用z矩阵impedance matrix、y矩阵admittance matrix、h矩阵hybrid matrix、chainABCD矩阵chain matrix来表示此网络的特性。构成这些矩阵的元素，便是所谓的参数：z参数、y参数、h参数、chain参数。 以下分别定义此四种参数： 1.z参数：对于双端口网络串联后的特性，较为方便计算。 2.y参数：对于双端口网络并联后的特性，较为方便计算。 3.h参数： 4.chain参数：对于双端口网络前后级相连后的特性，较为方便计算。 不过在高频时，一般常用的参数则是s参数。其中的一个原因为，上述的四种参数在量测时都需要用到短路或开路测试，如在求z11时，根据定义： 此时便要使Port 2开路，在求y11时，根据定义： 此时便要使Port 2短路，才能分别获得这些参数值。然而在高频时，真正的短路或开路情形是不易获得的，自然这时求出的参数便没有什幺意义可言。 虽然这里是以双端口网络为例来作说明，但同样的概念一样可以延申到n port网络。 晶体管电路分析本篇将以y参数来表示晶体管的一些重要参数，如AV、AI、YIN、YOUT等，这些对于接下来所要探讨的稳定度相当重要。 下图是双埠都接了终端阻抗的晶体管：将此晶体管以双端口网络的y参数表示，得以下关系式：考虑port 2端的负载Yl，则可得另一关系式：由(2)、(3)两式可得AV：再由(1)、(2)、(4)可得AI：最后由(1)、(4)可得输入端导纳YIN：若要求得输出端导纳YOUT，则可令输入端的电压源Vs为零，由输出端看入的导纳即为输出端导纳YOUT，其大小为：当然，这些y参数都可以转成S参数，利于高频时的量测。分贝在高频电路设计分析时，常可见到dB分贝这个单位，它代表一个增益取对数后的大小。但是功率增益和电压流增益的dB取法并不同，取法如下表所列： 增益型式 dB取法功率增益Ap用dB表示 10log|Ap|电压增益Av用dB表示 20log|Av|电流增益Ai用dB表示 20log|Ai|另外，元素要探讨的是在频谱常见的衰减图上，衰减表示法间的转换问题。如下图所示，便是一个典型的横坐标以取对数后为刻度，纵坐标以dB为单位衰减图。先假设其衰减斜率为M1 dB/m-times，即表示频率每上升m倍，则其dB值为原先的dB值再加上M1本例中M1为负，代表原先的dB值再减去|M1|。 但有时我们想知道频率上升n倍，dB值变化的情形时，则可经由以下所推导出来的公式来求出此时的斜率表示法：M2 dB/n-times。当以原先M1表示时，Y2的大小为：当以M2表示时，Y2的大小可表示为：上面两式等号右边相等，则：整理一下，最后可得到M2和M1的关系：也就是说，若原先的M1为-20dB/decade即-20dB/10-times，m=10，斜率的表示相当于M2=-6dB/octave即-6dB/2-times，n=2。 四种特殊传输线阻抗经由传输线公式的推导，离传输线负载端阻抗为Zl距离为dload端为原点的阻抗值大小为：在此假设此传输线为无损失传输线。根据此式，有四种特殊情形下的负载不难被发现： 负载大小等于传输线特性阻抗：Zl = Zo d = 0那点的反射系数为零，VSWR = 1。 负载端短路：Zl = 0 d = 0那点的反射系数为-1，VSWR = 。 负载端开路：Zl = d = 0那点的反射系数为1，VSWR = 。 负载为实数，但此时传输线长度为行进波波长的四分之一：l = /4 藉由此关系式，可以利用选定不同的Zo值，而得到另一个不同的输出阻抗之目的。 常用频带这里元素将列出几种常见的频带分法，而一般常说的微波，指得范围为1GHz100GHz间的频带。1.下表为常用频带的频宽范围和缩写： 频宽Hz频带名称缩写30G300G至高频extra high freq.EHF3G30G极高频super high freq.SHF300M3G超高频ultra high freq.UHF30M300M特高频very high freq.VHF3M30M高频high freq.HF300k3M中频medium freq.MF30k300k低频low freq.LF3k30k特低频very low freq.VLF3003k声频voice freq.VF30300极低频extra low freq.ELF2.以波长来分类，则如下表所示： 名称波长之范围m频率之范围Hz长波3000以上100k以下中波3000200100k1500k中短波200751.5M4M短波75104M30M超短波10130M300M极超短波1以下300M以上3.下表为微波、卫星常用波段： 波段band频率之范围GHzL12S24C48X812.5Ku12.518K1826.5Ka26.5404.下表为美国军用微波带： 代号频率之范围GHzA0.10.25B0.250.5C0.51D12E23F34G46H68I810J1020K2040L4060M60100导纳及负电阻在史密斯图上的求法若果要分析的是并联的电路组件，则用导纳来处理会较方便。现在来介绍史密斯图上任点阻抗得导纳值要如何求得。另外要是阻抗中的若电阻值是负的信号会被放大，则在史密斯图上又要如何求得因为史密斯图上并没有定义负电阻的位置？这也将说明于下。 假设Z(0)为史密斯上某一点的阻抗值0代表此点尚未旋转，即为初始状况，则此点的Z和有以下的关系是这里用及坐标的方式表示： 现在若将此点旋转180度此时的史密斯图上所代表的阻抗值为Z(180)，则关系式变为： 由上是可以很清楚地得知，任一点的导纳值，其实就是该点以史密斯图圆心旋转180后所得的阻抗值大小。 为求方便，一般会有两种方式来求得任一点阻抗之导纳值，即如下图(a)和(b)所示： 假如图中的A代表该点的阻抗值，B代表该点欲求得的导纳值，则： (a)图的求法步骤即如上面公式推导的步骤一样，只要把A旋转180度后所得到的阻抗值B位置就是该点A的导纳值。 (b)图的做法就是原A点不动，对整个史密斯图作180度旋转后，在原该点A所读取出的阻抗值就是欲求的导纳值BA、B两点重迭。 同理，若已经知道某点的导纳值欲求该点的阻抗值，上述的方法依然适用。若遇到要处理串联阻抗，又要处理并联导纳的情形时，一般会将阻抗和导纳的史密斯图迭画在一起，以方便之间的转换，如下图所示简称为XY Smith chart。接下来求史密斯图上的负电阻。假设有一阻抗为Z为(-r+jx)，其中r为正，代表此阻抗有负电阻存在。该点的和z关系为：这时我们若对此取导数后在取共轭，则可得：上式说明由此反射系数(1/)*在史密斯图上所求得的阻抗为(r+jx)，恰好跟原先反射系数为的阻抗在实部上差个负号。因为(1/)*在史密斯图上可以找到的阻抗其实部为正正电阻情形，所以遇到阻抗带负电阻情形时，便可以将其反射系数的倒数取共轭，再将其在史密斯图上所得的阻抗部分之电阻值取负，结果便是我们原先欲求的带负电阻的阻抗值。无尘室分类无尘室clean room提供半导体制程一个干净的空间，由于粒子particle对制程良率的影响颇重，因此无尘室的洁净度要求便格外重要。 下图所列为美国联邦标准209D的无尘室规格标准，定义方式为单位英呎ft3内直径为0.5um的粒子数多寡。如单位体积内直径为0.5um粒子数在1e2即100以下，则称为class 100；在1e1即10以下为class 10，余类推。 在无尘室中为维持本身的洁净度，都会要求作业人员穿上无尘衣，以防止身上的微粒被带入无尘室。 v介绍一般来说，数字IC设计可以分成Full- custom和Cell-based两种比较一般的方式：Full-coustom可以直接从晶体管来作设计，可调整晶体管的宽度、距离.等，好处是可以做出更快或更小甚至更省电的设计，但是有一个比较麻烦的地方，就是设计者的逻辑设计的技巧要够好，还需要足够的电子方面的背景才有办法做出比较好的设计，在加上若需要较大的电路，则设计的复杂度更不是一般的设计者能够轻易完成的。相对于Full-coustom的设计方式，Cell-based是指我们用硬件描述语言ex：Verilog or VHDL来描述我们想要的电路，然后用合成的工具（ex：SYNOPSYS)合成们描述的工具，运用一些限制constrainex：面积、速度.等来选择不同的组件，优点是可以较轻易设计出较复杂的电路，但在面积上或功率上，因为每个组件是之前先做好的，可能就不像Full-custom那幺容易来增加每个组件的效率。就硬件描述语言来说，主要有VHDL和Verilog两种：VHDLVHSIC Hardware Description Language开始是由美国国防部发展出来的，其中VHSIC是指very high-speed IC。而Verilog则是后来的IC设计工程师Gatway Design Automation发展出来的，目前两种HDL都是IEEE的standard。至于SYNOPSYS的合成工具，是一套功能强大且价格昂贵的软件，不过它愿意免费提供学校教学用，对我们这些学生来说，除了许多免费的昂贵软件可用之外，国科会芯片设计制作中心CIC.tw寒暑假还有训练课程，可以帮忙我们学习这些工具。对于资工背景的学生来说，可能有一大部分的人关于电的背景并不太够，若要他们跟电子电机的比较，更是一件辛苦的事。但是，若以写程序来设计，他们确绝对有足够写程序的能力来踏入当红的半导体业界，所靠的就是这种描述的设计方式。或者就电机方面来看，除了原本的半导体组或VLSI、CAD组以外，常常连计算器组也会加入半导体的行列。关于IC设计的部分，应该算是半导体较上游的部分，坦白说，现在台湾应该有不少人会这些技术，只是很有名的产品还没听到多少，尤其数字的部分。其实入门并不是太难，听说现在比较缺模拟设计的人才，可惜我现在还没有机会学到，而且背景也还不太够。但是，对元素半导体中心来说，若能再加一点关于设计的部分，应该会是一个更完整的半导体中心。平带电压根据定义，平带电压flat band voltage为使MOS基板能带为平坦所需的外加电压，一般会有平带电压产生的原因，主要是因为闸极与硅基板Si substrate间的功函数work function不相等，或及氧化层电荷的存在所造成。因此平带电压VFB可表示为：在现代的制程技术下，氧化层电荷的量可以加以忽略，因此平带电压可简化如下：其中g代表闸极的功函数、s为基板的功函数，此即平带电压为闸极和基板材料间功函数差所主导。现在的闸极多以多晶硅来取代取代传统的铝金属，根据多晶硅注01和基板注02的参杂种类n或p，可以有四种可能的能带关系，如下图所示：以下举例说明(a)组n+-poly p-substrate的平带电压求法。只要根据上式定义和图(a)能带间关系，不难求得此平带电压：其中，B为费米电位Fermi potential，即材料中费米能阶到本质费米能阶的电位差。就目前MOS使用上的情形来说，(a)、(b)、(c)三种都算常见，而(d)的组合就比较不常见到。至于若是闸极为铝等金属而非多晶硅材料时，基本上求法是一样的，在此便不画出来加以讨论。注01通常用来当做闸极的多晶硅皆为重参杂heavily doped polysilicon，因此n型多晶硅的EF或贴近Ec、p型多晶硅的EF会贴近Ev，在计算上常以Ec或Ev来直接表示EF所在的位置。注02切记n型基板是用在PMOS，而p型基板是用在NMOS中对增强型组件来说。氧化层电荷MOS组件中的闸极氧化层oxide品质好坏，攸关MOS组件的操作特性。常见的如氧化层的电荷分布情形，不但会影响到MOS的VT，并使良率及可靠度降低电荷的存在将使氧化层的崩溃电压降低。本文将探讨氧化层中电荷的种类及来源，和减少其电荷的方法。 下图为氧化层内电荷的分布位置图，主要可分为(1)接口陷捕电荷interface traped charge, Qit(2)固定氧化层电荷fixed oxide charge, Qf(3)氧化层陷捕电荷oxide traped charge, Qot(4)可移动电荷mobile charge, Qm，兹分述于下： 接口陷捕电荷interface traped charge, Qit：此为这四种电荷中最主要的部分，分布在Si-SiO2的接口处。主要成因为Si晶体的周期性在Si-SiO2接口处消失，因晶格不连续所造成产生所谓的defects。接口上的不连续会在Si的禁止带内产生能阶。此外，接口上的悬浮键dangling bond、Si-Si键结的曲解、Si-O键结的曲解也是产生接口状态的原因。低温下通氢气退火约450度C，可以有效中和一部份的接口状态。通常氧化速率愈高，接口陷捕电荷也会愈大。因此以干氧化法成长氧化层可以得到较小的Qit。对(10 0)来说，一般的表面电荷密度大小为1e10(cm-2)。 严格地来说，Qit会随着闸极电压的不同而不同，连带地使VT的变化量随VGB的不同而不同。固定氧化层电荷fixed oxide charge, Qf：也是这四种电荷中最主要的部分，分布在离Si-SiO2接口30A处，带正电性，大小由氧化过程决定。顾名思义，此电荷无法藉由充放电消失或增加不像Qit会随VGB而变。一般接受的成因为，当氧化突然终止时，在硅和氧化层接口附近的过多游离化硅ionic Si，Si3+，因来不及和氧反应形成氧化物所造成的。Qf的大小和基板方向有关，即一般在方向的表面有比在方向的表面有较少的电荷密度。对(10 0)来说，一般的表面电荷密度大小亦为1e10(cm-2)。除此外氧化温度、退火情形也会影响到其电荷大小。氧化层陷捕电荷oxide traped charge, Qot：分布于整个氧化层，主要由氧化层缺陷defects所造成的。这些trap通常呈中性，当有电子或电洞被引入氧化层时才会带电。因此也会影响到C-V曲线的位移情形。相关的缺陷可能由游离辐射或雪崩注入所造成。Qot可藉由低温退火450550度C的方式加以减少。可移动电荷mobile charge, Qm：碱金属离子alkali ions，如钠sodium、钾potassium，在高温或高压的操作之下，可以在氧化层内来回运动，所以C-V曲线会有位移的现象产生。在制程时，除了避免由制程材料、设备、环境及处理时所引入的金属离子污染外，一些钠阻障层sodium barrier的使用，如Al2O3、PSG、Si3N4，也可减少可移动离子的渗入氧化层。v发展趋势结构与电性参数趋势主要目的制程或组件设计上所遭遇的限制与问题信道长度channel length缩短1. 提高集积密度2. 增加驱动能力1. 微影解析能力2. 短信道效应3. 逆短信道效应信道宽度channel width缩短1. 提高集积密度 1. 微影解析能力2. 窄信道效应3. 逆窄信道效应隔离间距isolation spacing缩短1. 提高集积密度 1. 微影解析能力2. 浅沟槽蚀刻、充填及平坦化等制程所造成的损害3. 隔离效果闸极介电层厚度gate dielectric thickness变薄1. 增加驱动能力2. 改善短信道效应3. 改善次临限摆幅sub-threshold swing1. 漏电流2. 界面特性3. 介电层抗压能力接面深度junction depth变浅1. 改善短信道效应1. 寄生电阻2. 参杂物分布侧向陡峭度lateral abruptness3. 制程热预算thermal budget4. 漏电流基板参杂浓度substrate doping增加1. 改善短信道效应1. 寄生电容2. 漏电流3. 接面崩溃电压4. 库伦散射率Coulomb scattering rate增加，影响信道的载子迁移率carrier mobility操作电压poewr supply降低1. 改善短信道效应2. 降低姑功率消耗3. 改善热载子效应hot carrier effect1. 驱动力衰退2. 噪声免疫力noise immunity衰退临限电压threahold voltage降低1. 增加驱动能力1. 漏电流v临限电压回升FET的制程中，在蚀刻定义出多晶硅闸极后，一般在其两侧会加以氧化，以利接下来的步骤因提供较干净的多晶硅。由于Oxidation-enhanced DiffusionOED的缘故，会使得闸极边缘下方的硅产生点缺陷，而因这些点缺陷又会聚集基板的杂质，所以靠闸极两旁的基板杂质浓度较高。在长信道的情形下，此较高基板浓度的部分所占比例较小，因此效应可以忽略不计。随着信道长度的缩减，所占比例增加，甚至会使得整个信道的基板浓度增加。浓度增加代表临限电压的上升，我们称此现象为临限电压回升threshold voltage roll up，如下图所示。原本跟信道长度L无关的临限电压，在长度降到某一大小时，会突然回升，随后会降下去。降下去的部分是短信道效应所造成的结果。 表面可移动载子浓度和表面电位的关系在求MOS电容的相关特性时，半导体层表面信道少数、可移动载子浓度大小，一直是相当重要的一项参数，藉由此浓度的多寡，可以知道MOS电容所表现出来的行为为何，在MOS晶体管中更可用来求得汲极电流的大小。以下将讨论表面载子浓度nsurf和表面电位surf的关系。首先我们必须知道一个参数，叫做doping parameter，B，对p型半导体基板，可表示如下：而表面信道少数载子浓度nsurf为：将(1)带入(2)，可得：(3)式的结果以作图表示，可得下图：因此当surf小于B时，nsurf比ni还小，亦即无信道形成，即所谓的表面空乏；当surf介于B和2B之间时，nsurf比ni大，进入弱反转模式；当surf大于2B时，nsurf快速增加，进入所谓的强反转模式。这就是为什幺一般皆假设一但MOS进入强反转区后，空乏层厚度维持一最大固定值的原因。因为只要一点点的表面电位增加，便能引出大量的少数载子在表面；而这一点点的表面电位增加以能带图来看，就是相当于极小量的空乏区厚度变化量。vPN接面本文主要探讨的是如何用【柏松方程式】Poissons equation来求得PN接面空乏区内电场及电位的分布情形。 首先，我们得先知道杂质在半导体内的分布情形。通常这取决于制程中离子布植或扩散的条件控制。在此讨论的是较为简单的步阶step，也称突立，abrupt接面，其浓度分布如下图所示： 其中，n型半导体的浓度为ND，p型为NA即A = qND