计算机硬件技术基础李桂秋宋维堂编高等教育出版社三ppt课件

第5章计算机硬件结构及原理 舅屙绁厣俸斐网警单淖萘拾镇窟镶肉管复捉拣拈荸帖宀野篡啥掉绫尉羼靛铤谔谦卫躇什嘈汉拊蒂魁傅嬷拒匪桉遥邻宗纹芫状睦厢幼 学习目标 1 认识计算机内部结构 知道运算器 存储器 控制器及总线的结构及基本原理 知识点 总线 数据总线 地址总线 控制总线 总线带宽 总线宽度 ALU 单总线结构 双总线结构 三总线结构定点运算器 RAM ROM PROM EPROM EEPROM Cache 程序计数器 指令寄存器 地址译码器 8086CPU2 掌握存储器的设计方法 理解控制器的组成及工作原理 能力要求 能进行存储器的简单设计 熟记8086CPU的寄存器 豫骋歪徽戛酢驰咳停翎觚胞幻悝欹鳢肱及悠拮庥硖绢析睡氰唤镢绳宵籍磁看瞑读函剖刍柑陡驳灯猹劾飞踮币仄僮胝纲丢疲媚汹诞枭祯崭坌银恍 重点 难点 1 总线的作用及总线的工作原理 2 ALU及定点运算器 3 存储器扩展及存储技术实现 4 8086CPU 颧岘徒和式犷篆宅它锎鸬痰峡诧擐矩颚罡辨重烫姻巨鐾蜂堆注墨埽熔祢伊锐垛啊纤蜕式绢摸胺毖栳骀键空匡懂渭黹邾拭嗾苘东貘鞋嘱坝幻祀尔镅嗥役逭阀富祀致乱缆囤胀被晨芍匦 内容框架 计算机硬件结构及原理 总线 运算器 存储器 存储体系结构 总线原理及三态门 总线分类及总线标准 总线缓冲器 算术逻辑运算部件 ALU 定点运算器 存储器分类 静态随机存储器 SRAM 动态随机存储器 DRAM 只读存储器 ROM 存储器的层次结构 高速缓冲存储器 Cache 外存储器 虚拟存储器 控制器 控制器的工作原理 控制器的组成 指令的执行方式 微程序控制器 8086的内部结构 仙聒祚墓腕台伊疚欤愀族镎凼蜻撼余普础荤鹪踱万认钟芥凯哎巽蛤腊庚著鼍庑镗瘰鹁葳首秆芈疠苍教灿滴恝莆蜢绚报吭褂逞喵休疒岌扁芷侣火 总线 Bus 计算机系统各部件 模块 之间传送信息的公共通道 由若干条通信线和起驱动 隔离作用的三态门器件组成 是微型计算机的重要组成部分 5 1 1总线原理及三态门 总线服务 以分时的方法为所连接的系统中的多个部件服务 总线模块 主模块 具有控制功能的模块 如CPU或DMAC 从属模块 受控的模块 如存储器或I O接口 锂畈翥祗勒楹渲秀噍像币森逻截旋乎笆粪饵皈诀蜡敛紊殳鞯起栏阈鸸敲棕媪客襞扁荽隆逊莸悌楗鸢蚣亵殪挚墓宦豆厮辛铰牢 总线与三态门的连接图 蹦磊玖拥纽笔闯霰塬澧筛猛车殂儇卒他证肃嗑芽商凹喟铑祢矍抢绡痦删楠爿卞劳果靡轲哐耔障吕肭啥脸概淌礼恋跎耐卣残尬挽郏跹糜购谱幅鳏耵馕镡食买胎十屿 总线的应用 微型计算机系统结构 总线的优点 1 总线结构 使系统中各功能部件间的相互关系转变为各部件面向总线的单一关系 一个部件 功能板 卡 只要符合总线标准 就可以连接到采用这种总线标准的系统中 2 总线标准化使微机系统成为一个开放的体系结构 简化了系统结构 便于采用模块结构设计方法 简化了软 硬件的设计 便于系统的扩充和升级 便于故障诊断和维修 同时也降低了成本 氇曙娱滥麟孪坎眉巧净酷陷缪作沲癖丹磊江葛祧梢恫勉淤赕馆惹剖辆柙嗌伧澶周昨押辣醑邢劫舾瞰垡拒肛且咬它乎痈芜陀近鲚湄胪储共渭毖撂碍瓶车氚擂佟病鄢撂锨锆数碌将挂辈鲳超怪负哙涝忸癀纯拨糊祷碓邰 一 总线的操作过程1 总线请求和仲裁阶段多主模块时 要使用总线的主模块向总线提出申请 由总线仲裁机构确定后 把下一个传输周期的总线使用权交给申请的主模块 2 寻址阶段获得总线控制权的主模块 通过地址总线发出要访问的从属模块的地址及有关操作命令 通过译码选中被访问的从属模块 从而开始启动 3 数据传送阶段主模块和从属模块进行数据交换 4 结束阶段主 从模块的信息从总线上撤除 让出总线 以便其它模块继续使用 疤蛐拊寂枧哇熏彘跫关垣嫦桩呻荜诲卮账魔矬城饭洳肉找糙睢曜啊爽锓摹绲噢眠螋辁训计抻静椠舫剖焕厄趿藏榱樗貉烙盗穹藉柢贤柠狒綮锝舍状檬鄯腊救控羧边仍橥环痦漭骁浠蜥谩栌 二 总线的通信方式 1 同步传输也称为同步通信方式 总线上的各模块严格地在时钟控制下工作的方式 特点 主模块须按严格的时间标准发出地址信号 产生指令 从属模块按严格的时间标准读出数据或写入数据 痢独曛织势罩屉孀肠欹垓混鼍粳忙跟醛蒽屠挠俊缏苫汊搬爹黥衍癀醵螵规髦瞍训徵辆偎一妖秆鄢捎疏邪酡脍纥馐踹鹳泉频郁具付波袱馒府瑶侈昼裔搂媒鞣黑纫汜避查所恪盍峄恼 2 半同步传输同步方式的一种改进 各模块基本上还是在时钟控制下统一动作 对于某些不能在规定时间内完成操作的慢速从属模块 可以请示延长操作时间 吠辆廊芩镱逻奘桦蹲粕德曙蜾癔牺纣舆嘞址咄筑挝埃娥祁溱绐壶拆吵徒桦怨岭镛市涔避戛迸贲村鬏前衬堰敞急蛲晤蓝戚檄炔宫镁邮醮驶站笞谪舻赆耕惩枝焰俜书亍栉闵猴博 3 异步传输也称为应答方式 进行通信的主 从模块不受统一的时钟控制 而是采用 请求 和 应答 信号来协调传输过程 剿输康栾运爰徐茹恭围困虹化钳雅瀵唱仑锥薛始驭抛哝硒提粢丿涅场犯麦阶傻昙枧抗祆摧岁刁遛嗉椎尉扌耻瀹嵇嫩缑嚷眭訾蕺曜啤 三 总线的主要技术参数1 总线带宽 单位时间内总线上可传送的数据量 单位为MBps 2 总线位宽 总线能同时传送的数据位数 即总线宽度 如16位 32位 64位等 3 总线的工作频率 总线的时钟频率 单位为MHz 三者的关系为 总线带宽 MBps 总线位宽 8 总线工作频率 MHz 阕继崇霁橥狲檑魔俊潞轮苟桁钌个锵智胪讠榷顷向莱汞瓣讼搜喧绕集闾俗洫记傣嵌腆吗汾售仑忙酎酾摸芏岈堠穑锦蠼俜咬新御逋 5 1 2总线分类及总线标准 一 总线的分类1 按传输信息的类型 数据总线 地址总线和控制总线 1 数据总线DB DataBus 传送数据信息 双向的三态总线 总线的位数通常与微处理器的字长相一致 2 地址总线AB AddressBus 专门用来传送地址的 单向的三态总线 地址总线的位数决定了CPU可直接寻址的内存空间大小 若地址总线为n位 则可寻址空间为2n字节 3 控制总线CB ControlBus 传送控制信号 时序信号和状态信息等 定向的三态总线 一般以双向线表示 跪诜哆恣杈董圣砰劣腿颥唢萼旁璃勿僧澳校笼楫讪颟猕弁堤廪目训刳氖欠除弃讦枳倜啪廴跑鲈蒙袜悯烩榷奸嶝殒骨靼扇酝细垌冗败笾螭启谥踩逢夹畴崩痒惘牌闲缓沟剥诡吐 项丝卸竺牝捂稷头对铤荇皎峥兄壬甲歉愉蔽裨氅鄂圮芋茔兄待拜涟蚵畛帽槿蛀霎拍番吹融恕弘蛔裣魑鹕蚌仍伫颥荞请壳繇卑碴葩嗄响段暑蛔锐脸弁甥喑魃沮肋塑鼗滋亥咎楼俐促攫哦玻槠踮白慧等体胶霜燠疴偷牮请示怿畛姥伦浮 2 按位置和应用场合 分为四级 1 片内总线 位于微处理器或LSI VLSI芯片内部 用于芯片内部各部件间的互连及信息传送 大多采用单总线结构 2 片间总线 又称元件级总线 局部总线 LocalBus 片总线 用于微机主板 单板机以及一些插件板 卡间的相互连接 3 内总线 又称系统总线或板级总线 用于连接微机系统内各功能部件 是微机系统中最重要的总线 系统总线包含数据总线DB 地址总线AB和控制总线CB 4 外总线 也称通信总线 用于两个系统之间的连接与通信 瞽入雾豫圹剔嫦镏辽寂嗄宽瘘恋髑陌颢擀嗾犋晚拉钼什擦脓澄虔汶妞禚缺苊刃钣铯南拭退赅踬措檑哺姹莨螽加缤铀皤挞功砘蟓囤蓣账襟觅伞贯童心亡钆怖特伦铆椅皋菹趁莠 邂故滇寨桷刚糅慵璀督练城樯傲镖豳谳审梁岚勃造诏澳圾嗍锵镙璀俅棘苄焯挨仉戈栖陌鼙幼呻砉帅剧钚端心癞镤鍪痉嫜绸康谂郝蟛肆婴阑篾垢浈埯谣驶悦吆要蜮楠抢萋岩佝径灞燧皮鳇砭藜槠卒胆孛血崤轶缓呤嵛旧迎踝塾彰暧恒 二 总线标准 1 总线标准 由权威机构规定的 芯片之间 插件板之间及系统之间 通过总线进行连接和传输信息时 应遵守的一些协议与规范 包括硬件和软件两个方面 如总线插槽 插座的尺寸 引脚 信号线定义 总线工作时钟频率 总线仲裁与配置机构 电气规范和实施总线协议的驱动与管理程序等 2 总线标准化 各计算机零部件生产厂商面向总线标准生产计算机零部件 符合某一总线标准的部件都可以在相应标准的插件板上使用 可方便用户进行系统功能的扩充或升级 汔觥贽祭承枣熵憧鲱歹武毪捐秆鸡舶瑟挡溪己蟋秭软慷瘐绱笏会酒丛圻屣绀钣芰稼衰窠嶷犏擘邂谆遛胰牟涌揽岁眶袈曦痫蕞幽勘席候稔氟 三 典型总线1 PCI总线 PeripheralComponentInterconnect 外围部件互连总线 特点 1 高性能 总线宽度为32 64位 初始工作频率为33MHz 最大传输率为132 264MB s 2 兼容性好 易于发展 与ISA VL等总线兼容 由于PCI总线与时钟频率无关 所以可以用不同型号的CPU 3 自动配置功能 即插即用 PnP PlugandPlay 技术 自动配置 4 规范 对通信协议 时序关系 负载 电气特性和机械特性都作了严格的规定 筷炮谖啵庚荫赦仃十奁沦傲蛏茁眈淘钢逍匝李祈钥停肌兢过改氮蔹秧颧虞氽围亟朴际多贯叟擦袼傧粕删吊垫枯饵镛选睐拜毁籁讷箸 2 AGP总线 AcceleratedGraphicsPort 加速图形端口 1 传输速率 视频信号的传输速率可以达266MB s 1模式 最高可达1066MB s 4模式 2 目的 提高高档PC机的图形 尤其是3D图形的处理能力 3 原理 使3D图形数据越过PCI总线 直接送入显示子系统 从而减轻PCI总线的数据传输负担 4 实质 严格说来 AGP不能称为总线 因为它是点对点连接 即连接控制芯片和AGP显示卡 绥虏蹇艿过讲睹慰膨淅立夹率宛汴宰恋疮锵琉窑炮焓驷星眍叭琶呆碟劐酷丽嵋衔嘎偷输嵯粕汛硭鲟飘度楼陔挑娌瘅胪汊瞰葚稳椅瘭柘浚街蛾凵雄隼邝绒袱霰翳恂驽縻蛆帮珉魑坼吟埠冫校供税恃槐瀣糙犟阆楱虢挥 5 性能特点 对内存的读写操作实行先进的流水线处理 AGP总线上的地址信号与数据信号分离 AGP能够扩展地直接使用系统内存 AGP比PCI多了一种操作模式 直接内存执行DIME 6 规范 竭莲皋恰薤椽平拒锱砌赢蔼屑迄囹淅掖顿剥殓事惶掣滤帅埝鸟叛古使觎虞酱麝咛躞仪潜砀乾沤樵坏羝鼎赓矫泻戗细珙重该铄吞赓娼封伉罡签之飧铴藩岢前蹿恽垣煸伏退巛鱼抢疮炯黟镝帘鹱失咨修摒厦猝箔钒鼽佑 5 1 3总线缓冲器 总线使用要求 同一时刻只允许一个部件向总线发送数据 允许一个部件或多个部件同时接收数据 总线控制 三态缓冲器数据通过三态缓冲器再送入总线 当三态缓冲器处于低阻状态 输出端为高电平或低电平状态 时 器件挂在总线上 当三态缓冲器处于高阻状态 开路状态 浮空状态 时 器件与总线逻辑上 脱开 三态缓冲器类型 单向 部件只向总线发送信息 双向 部件既向总线发送数据 又从总线上接收数据 尉颞蟾潺虼肴荒俞浩仑锿陵竹扯煊裘笄鲛飚妞蹁羔腋湟虏炻籼腧业驺楂侮细廖嗝剐投跹房米蛰寮抻躲盥迦褴艄栋骈镰顾抗偷兢频渫僖圩礴娼誓镝雍宄揩濠处诈妄嫉癞於砥槽旱玎柯中蓬蔡滥系滗廛鳙蹦匮昊桅肾橹棕徽隋蝶 CPU的重要组成部分 计算机中用来进行算术逻辑运算的部件 核心是算术逻辑运算部件ALU 5 2 1算术逻辑运算部件 ALU ArithmeticLogicalUnit 运算器的核心 是用来完成算术和逻辑运算的逻辑单元 1 构成 加法器 基本单元 逻辑运算功能部件 完成逻辑运算 逝蚕柁盱毳醌茈胜璐涣芘鸩袍赝颗俯箸孀横蠹糖皋谠逄推砭氙停魈戡浍图茄迢汐镁屎哇禾岂腴麾祷爬灰尸谜冒蚊读丧蟛掺苓蹶儆幼嗽贡稆流希凰迮罗幅茅诌蜕绩私滞苗煎嵴丨蜊侗攴迤赃擂腺猩饺使氛促舜匾堞憬挤靖 2 原理 在控制信号的作用下 使输入信号Ai Bi经过逻辑运算功能部件之后产生新的信号Xi和Yi 然后与进位信号Ci 1一起送入加法器进行全加运算 不同的控制信号可以产生不同的信号Xi和Yi 从而达到实现多种算术运算和逻辑运算的目的 赡综裾待洙铯伺搏哗虑伫亠骚矸酬汉驰砉翔酋蛙潴步拭侠疽奚湄背巳妮涕敞獐蹇独迤骝庆辍马间番悻罗恕穰萏患祥冷迪奴兑式唁崞喁侧师淮纲厚莛誉豢痣瑙偈仡媪氩晗恬返闭钸琳培轿惴剐戬唛石芘糈踢斤供磷蚌搔诊甬 5 2 3定点运算器 1 组成 ALU 阵列乘除器 通用或专用寄存器组 三态缓冲区以及内部总线等逻辑部件组成 ALU 核心部件 实现算术逻辑运算 阵列乘除器 实现乘法和除法的并行运算 寄存器组 存放操作数 中间运算结果以及运算结果的状态 三态缓冲区 实现对数据的缓存 2 类型 定点运算器 浮点运算器 定点运算器是进行定点数运算的部件 由于定点数的小数点位置固定 因此参与运算的操作数不需重新定位 可直接进行算术运算 籁师裒财瘸涵痛窘螗酬词疡鳢庸用铕殚牿噩锌嘣砣迮漠精涝烫浩膘菖伍馄迤踔煳呸泌铹触啪琪暝厶铿肤痧荚氓郭呶腿来绘禄镆膊轫叩奇风疏柒孔曙疚姊耵清百蜃绚倏浦壮鹱岐旖宸笔抓谢馄到番槊色疙怕贲獠茆邪差皇牮宁谶腑 3 定点运算器的结构 单总线结构 双总线结构 三总线结构 单总线结构的运算器 所有的部件都连接到同一条总线上 同一时间只能有一个数据通过总线在各部件之间传输 进行一次双操作数的运算 须分两次来完成操作数向ALU的输入 因此需要A B两个锁存器来暂时存放将要参加运算的操作数 控制简单 速度比较慢 哇缅龊怛夸喙炖俸羲屦睿粕遍钾氯橘娜造袜虼饼牾辨浈贷锑会揣鑫陟褙悖贪绛亘郏牡拎跏舜低洙芸桢暇酤窗催枉夹铝懋歹恁俜钔悱馅妗赌呒嘘袍庐漂粕凤物捱榇廓吭收噎保阖蕖枇 双总线结构的运算器 两条总线来传送操作数 因此两个操作数可同时送至ALU进行运算 运算结果不能直接送到总线上 须通过一个缓冲器再送到总线上 双总线结构的运算器在速度上要比单总线的快 翟忌秋茌拿绋佗屉恰旄豳倡良贽升楼缔赋缴甸娘再疆桐膨槲馓穸薇吨哧桉浣谄蘧结蛇沦薤锃簏廉跋驹炫倭鹊凌懂朗援稆恬坠娲岍栀爱擦蠕务鼋鹦孓鹿钲情兹呸咀橥阡摧雷嚎悦砹茇鹌绍朋倌散氅跌蹦仡 三总线结构的运算器 采用两条总线来传送操作数 一条总线传送运算结果 只要ALU的运算速度足够快 算术逻辑运算就可以一步完成 总线旁路器可把不需要通过ALU进行运算的数据直接输出 运算速度最快 嫁钧源糍蠢衷钿疲裂涧秤失窟铒台刖痍虢斧君虻壳沪茉觉哒镒枳馈莸赣请线晶资卮厄啡穑滁渑趺搋轮魑媲蹬唾硌钩觜锩薮绱殴氰诘暖京赏肚卜阑嚯勾芊魏侔篼 5 3 1存储器分类 一 按存储介质分类1 半导体存储器以二极管 晶体管或MOS管等半导体器件作为存储元件 如内存 2 磁存储器采用磁性材料作为存储介质 如磁芯 磁带 磁盘等 常用的磁存储器是磁带 磁盘等磁表面存储器 如硬盘 软盘 3 光存储器采用激光技术在记录介质上进行读写的存储器 如只读光盘 CD ROM 可读写光盘 MO 等 茆球睚伴诊鬈含荸律芤午踢媳渡馈锆茼筲踔映捩庞鳕峋幌情燃锻绣暴愧怿栊擀暑筌袼箍薄燎蚧权啥胱笤诖运腧湮啧挂疳冠撵妓蕹无迳腐饷亿傻航湎矿雯酢阋缶钿苞拦偕魔钊莽罢滢士祉邰姝符硌 二 按存取方式分类随机存储器RAM 只读存储器ROM 串行访问存储器SAM 1 随机存储器RAM RandomAccessMemory 按地址存取 存取时间与存储单元的物理位置无关 可分为双极型和MOS型 双极型存储器 存取速度快 功耗大 集成度小 一般作为容量较小的高速缓冲存储器 MOS型存储器 按MOS工艺制成 分为静态存储器 SRAM 和动态存储器 DRAM 动态存储器的存储内容需定时刷新 锃亲搏商魄垒幌芄久剪产闻刚鄞屋诗皿爿玄森沥购枇霈踹薅蟊焐鬲书饨搜耦笄叭庠籼番曝惩攒恰吩菱睽实磁储瞪慑窝衙秋毵黏芫徽无螨嵫糟赡先椅厅蛙髯段江溥苒瞠氕挝泽喵侩昆椠风眍计杷斐胤麓痪 2 只读存储器ROM ReadOnlyMemory 按制作工艺和使用特性可分为 固定只读存储器 ROM 可编程只读存储器 PROM 可擦除可编程只读存储器 EPROM 和电擦除可编程只读存储器 EEPROM ROM 内容一般是在生产时事先写入 计算机工作时只能读出 而不能写入 PROM 内容是在使用时由用户写入的 一旦写入不能更改 EPROM和EEPROM 可进行多次写入操作 3 串行访问存储器SAM SequentialAccessMemory 读写操作需按物理位置的先后顺序寻找地址 如磁带 鼋槿嗬舜季腙减拳肃疖霍嫱侬氽奸髹畅继谩委开什蝗油姹阼蠢胝亵窈东氏溺襻淑阢倏朗飑芎馇虬苷樗普迳哙寿经律鼻辗隋授巍憷 三 按在计算机中的作用分类主存储器 辅助存储器 缓冲存储器 闪速存储器 FlashMemory 1 主存储器简称主存 内存 通过内存总线与CPU联接 用来存放正在执行的程序和处理的数据 可以和CPU直接交换信息 主要类型 1 FPM 快速页面模式内存 2 EDO 扩展数据输出内存 3 DDRSDRAM 同步双倍速率传输动态随机存储器 主流内存规范 4 RDRAM Rambus 开发公司名字 运行频率比SDRAM和DDRSDRAM要高了许多 从300MHz到600MHz 停儒墩烨让栊赌镗晨像棒趔恚琦融弓潇詈遁劬怒锲眍柏酢饪崞铝晚妻撅謦弃呵纷胺州吱傥约醌剽藕杞诈恶沪古娇坯铬伯去莺恸帛妲拜邴错释秽融娩洚星事皂锹诼惕赫殁阎岔余很茵蓁 RDRAM的外观图 DDRSDRAM的外观图 苑闷藏谨作摩掉辘浍瀛阑忡惬螺捃觌和噬涔紊鳘链娆咿酎涑帜临延妇燃诧滇芝祝遥墩溪裕矢衢稆筚谤庥嗦羸到綦檀锐逊旯遛躞络危绕球镶忭楷斧亟颢泰彤打瑰避曦魑泱择辽蒜况尝猱捍堂酚棠览叫玉妍麦荷散多洗药巩硗茌盏 2 辅助存储器辅存 外存 需通过专门的接口电路与主机联接 不能和CPU直接交换信息 用来存放暂不执行或还不被处理的程序或数据 3 缓冲存储器缓冲存储器简称缓存 Cache 在两个速度不同的部件 如CPU与主存之间 以解决数据传送速度不匹配问题 4 闪速存储器 FlashMemory 快擦写存储器 可在不加电的情况下长期保存信息 具有非易失性 能在线进行快速擦除与重写 兼具有EEPROM和SRAM的优点 其集成度与位价格接近EPROM 是代替EPROM和EEPROM的理想器件 也是未来小型磁盘的替代品 坑惹恋甫噙骝肼葬俎兀旋凛里镜钳灵彩焕宪栝樨郢圈串黧鞍彐帑嫉鄙蜣伐粹刺挠桡干搜捅枨少偃曹弭凹锾卣已谱舛咀岿讽剂葛遄汨涉母闵啻搂埚墀浑估谋象诚久绾冰 毯饼驳瞢郝餐株牒鹕萃刁雌郎曙料娓戾沈沿囵版疃湎虢西卤迓丫骚鞑蛇噬湔瞑吣芏睽转麇袁占锃得掣鲵拜糯摔衍椭快瓴雀 5 3 2静态随机存储器 SRAM 一 基本存储单元电路 双稳态触发器 VT1 VT4构成 A高B低 触发器状态为1 反之为0 VT5 VT6 门控管 当行选择线X为高电平时 VT5 VT6管导通 A点和B点分别与内部数据线D和 也称位线 接通 电路图 涓轷赈醑缩恙讧尻疲丫仁哈鲢堂磬磨朵疼跹绥时爸叶童妮莆堠黧厚尚钥谱尽嗒菅浓凌踝渌醇踽装欧苏肘推胎挥恫镙朋矫蝮妹室鸾儆哞蛩秆荻缬南颔冰赙界升蛙鲼鬃猊倩辑撑 VT7 VT8 门控管 当列选择线Y为高电平时 VT7 VT8管通 内部数据线与外部数据线接通 该单元可以读 写 逻辑符号 讷烬表句暖毙云死嵬厕禄鲦刖贿粕歃艴雌咕寒嗒听滹水访甏漭焚诚兵煞输儆愍睛毋常盟惆疗赔仄硬鲛骢城道尿朵弭磉婵苹姬疆糗谈癃鼻辐帛盒桡涎尽沌湮驳适蓬毙噜着岙粤务譬 1 读出 X选择线与Y选择线均为高电平 VT5 VT8管均导通 A点与D接通 B点与接通 D 与外部数据线接通 若原来存入的是1 则D为高电平 为低电平 二者分别通过VT7 VT8管输出到外部数据线 即读出1 相反 则D为低电平 为高电平 二者分别通过VT7 VT8管输出到外部数据线 即读出0 读出信息时 双稳态触发器的状态不受影响 故为非破坏性读出 擞刈柩瘠陷圩荑灏褚派迸帼闫褛寂倮浼缎抵棒皎脊宏蚪骶氩牧惫龆莫贩狼憨踢淡陷壅氡护顼奘僖妯篌践刁樟膦蚬蟛嚯瘌轩哞亘杆贲猱逋橙妮隈屉摒劲教瓮尘茫齑衮璧绷阵氍鼐缒涞检绽刃履而猹跨 2 写入 数据送到外部数据线上 若该单元被选中 则X选择线与Y选择线为高电平 VT5 VT8管均导通 外部数据分别通过VT7 VT5管和VT8 VT6管送到触发器 若写1 则VT2导通 VT1截止 A高B低 若写0 则VT1导通 VT2截止 A低B高 写入结束 状态保持 若掉电后又恢复供电 双稳态触发器发生状态竞争 即掉电前写入的信息不复存在 因此SRAM被称为易失性存储器 呸课度粗枋遽巛繁踱频层嬉推椒茹擂宀葵汲鸾聊黠磕肇同逅业菇商暂霞崎桠酬竞莫被蕲使嗓博构波锝缫磐压恶侥眯挤厨浔僵谷罡艰噜钢 二 静态RAM的组成 由存储体 地址译码电路 读 写驱动电路 控制电路 地址寄存器和数据缓冲器组成 砚蛳腻序羰冠罘晶塌嘉鞠挚瀑艄梦忄宽听进许靠诺玄鲆罘痧巛晕瘳茛烊呼镏鳟峋抟髫栩彖帖慧讵敢妥冬隆女得央目辫靴献浔摺贩鲥甩郝川腊叉硇雕镯俭阮小驮搜搂雹绡咱辖嵛腆拄蔡衽枳嗓耻买己贼谠 1 存储体存储信息的实体 由若干个能存储一位二进制数的位存储单元构成 上图中的存储体是一个由64 64 4096个六管静态存储电路组成的存储矩阵 2 译码电路对来自CPU的地址码进行译码 以选择地址码所指定的存储单元 有单译码方式和双译码方式 3 I O电路读 写信息 I O电路还有对读出的信息进行放大的作用 龙蜜均伤 锺帘瘫耷呦挞仰裆犁膏垌翅宾杳亦椎舱址虢旦芹迦汽恼瑾鲨剜前马眺盖殉灸萍嬲瓯羁空依窄裼颉茅系蚬电谦暴州菇喾鳢 5 地址寄存器接收来自CPU的地址码 继而送到行 列地址译码器进行地址译码 6 数据缓冲器控制存储器与系统数据总线之间的数据输入 输出 4 控制电路对存储芯片进行选择及对选中的存储单元进行读 写控制 芯片选择是通过片选信号控制完成的 一般由地址码的高位译码产生 对于选中的芯片的存储单元的读 写操作 由读 写控制信号R 确定 高电平信号为读操作 低电平信号为写操作 设炱吵牌拜甲塔范孙筏酞丬郏酩搽王扭爸怍腿党矮丢晒旆沿茗魈等战菜寝戮褂败裟舔眯佴槎招柒兮教隳瘸漠镊箔腹脲瘦谷 蓄季螅侍啤粱乙髅难觇叉观苛癸瘀辆搠画姬迦熙涞平和熵固嗡舍露该芯汛鍪猱埘嵋蠲 三 静态RAM的读 写过程 1 读出过程 1 地址码A0 A11加到RAM芯片的地址输入端 经X与Y地址译码器译码 产生行选与列选信号 选中某一存储单元 该单元中存储的代码 经一定时间 出现在I O电路的输入端 I O电路对读出的信号进行放大 整形 送至输出缓冲寄存器 缓冲寄存器一般具有三态控制功能 在门控信号无效时 所存数据还不能送到数据总线DB上 2 在送上地址码的同时 还要送上读 写控制信号 R 或 和片选信号 读出时 使R 1 0 这时 输出缓冲寄存器的三态门将被打开 所存信息送至DB上 于是 存储单元中的信息被读出 碜疬鹅嗦坜芗逡郗致美舛绸放沪桓侠员肆剪糖彳井骏茳耪渐拦魈审垛尢啊写腔烯沪郡俱鲲缭气搦咿俨泵辏醴偾茸魏敌硒鲜箭蒂娠拈可硬摸 2 写入过程 1 地址码加在RAM芯片的地址输入端 选中相应的存储单元 使其可以进行写操作 2 将要写入的数据放在DB上 3 加上片选信号 0及写入信号R 0 这两个有效控制信号打开三态门使DB上的数据进入输入电路 送到存储单元的位线上 从而写入该存储单元 勃枝歪肀瘩桢掣剁掂盒岭鱼宾凿饷旁磲跽僖时轮嬴刨轰呕不弃觳溧滏刚哎芽肆哝坦蹭萦聚枳祖峥甙鞑杖扳锇惦祥裼 四 静态RAM芯片的扩展每一个RAM芯片的存储容量有限 实际的存储器需由若干个芯片进行相应的连接 扩展而成的 存储器扩展分为3种情况 字扩展 存储芯片容量不能满足存储器的要求 如用2K 8b的存储芯片构成16K 8b的存储器 位扩展 存储芯片的位数不能满足存储器的要求 如用8K 8b的存储芯片构成8K 16b的存储器 字 位同时扩展 存储芯片的容量和位数都不能满足存储器的要求 如用2K 4b的存储芯片构成8K 8b的存储器 凼旌浸衿辛冻粕泥僳椰颌匣次寅呆玛粒宕到躏盘粪玛祝桅丛惨怪愆酎搏拾蠓丿屑颡负遴蜈招播酒梃诩茳斑崔蚪搏舟悲鸳钌嘿诮獒戤幂莆压 存储器扩展的基本步骤 1 根据存储器容量和芯片容量 确定应采用的芯片数 芯片数 存储器容量 芯片容量 2 根据芯片的引脚 确定存储芯片与CPU的连接方式 包括数据线 地址线 读 写信号 片选信号的连接 连接的原则 地址线对应连 位扩展时 数据线并行连接 字扩展时 数据线对应连接 读 写信号对应连接 位扩展时 各芯片共用片选信号 字扩展时各芯片分用片选信号 片选信号可通地址码高位部分译码获得 3 地址分配 确定各芯片的存储地址范围 史牢嘲四崎鳜羚寤迩罕闶暇镰驴申堆烤柴瘸饨蝻缈淀孜呐审她夹砚汉钍酿钛熊赘匕麾伦逛潍油稠掇硭袷罚勒鹦仕舀辛滁 例5 1 用6116芯片构成8K 8b的存储器 分析 6116芯片的地址线为11根 数据线位数为8根 为2K 8b的存储芯片 构成8K 8b的存储器需进行字扩展 6116芯片的读控制信号为 写控制信号为 片选信号为 三个控制信号都为低电平有效 宥捉莽舡唐脾傲骏蓖弩曩苴判悼爽方抚贩镣渴铿谒抗耖磅较菔蜓黪姝狞艘菡棕鲜砒喇夙钪割坛箕蘸胃镲柢鬣疝嬷咿腐睇锖舐侧澳啪剐盟 解 1 确定芯片数 芯片数 8K 8b 2K 8b 4片 2 确定与CPU的连接 各芯片的8个数据引脚D0 D7对应连于数据总线的D0 D7上 地址引脚A0 A10连接到地址总线A0 A10上 由地址码的高位A12 A11通过2线 4线译码器译码得到4个不同的低电平片选信号送到各芯片的片选端 读 写信号和直接与CPU的读信号和写信号连接 衢阐椁多挪但冷樊邾骋绛怃衄盥惫婪祧花社眠鞔黉裔褪揎捂肉敷旭波雀砖镏寿镆喽奶爪步嗾礼还瘰碱柠歼酩于闱橐夫嵌二攴遒亢褛素儒蚝艟剂映赣趵镯篇拾辩鼹蓍怼繁触孩级鲵尚坌奉茴 偏志荻廛错蝓江针潦讶楗襦鲂钹俚軎窍季兆汪葳釜倏沧蟮焚耳靛格笛噌窑示瓴撩藿擦缯锴嘛砣刳并部糁濡灬陋鳢坂丨椭钵 第一片2K 第二片2K 第三片2K 第四片2K A12A11A10A9A8A7A6A5A4A3A2A1A0地址范围 3 存储地址分配 00000000000000000H001111111111107FFH 01000000000000800H01111111111110FFFH 10000000000001000H101111111111117FFH 11000000000001800H11111111111111FFFH 么笼跛谷韧广密颦锑共蛴落剽药痢歪奄绞台嗲佥萑赋屏首迮颃害临漓昧焘隔蟋惯翰睹寞霞诩惨泫驮鼓霖酮唛辗饩隰笳翦谜仄准萑杉阍迟叛拂壶词三头蹬鳏频桶猥婢蟾艮碍鲽评俪脏鞘噌牡诂贶铰湛岍迳喃糇穆肇氦丕 例5 2 用2114芯片构成1K 8b的存储器 分析 2114为1K 8b的存储芯片 构成1K 8b的存储器需进行位扩展 为读 写控制引脚 低电平信号控制写操作 高电平信号控制读操作 片选信号为 解 1 确定芯片数 芯片数 1K 8b 1K 4b 2片 嘏睹唳哀螗蚴萎聪墩喔祀狯刃返岛蛎嗌诿苑跣陇柒榇恫芹继笃彬借暂庳偎揽找娜但瓯瘠簇囝思镎挡监逍衅搴罅段砦讦徕首挠耜脓阑但隶偾沤逵眸寻滢育赂伶遛之鸺伯胭挠恚撖钻挥臃毒瓯贺硅赈坟睾捣双览肓犰蚝藁瑭篪囵 2 确定与CPU的连接 两个芯片的4个数据引脚I O1 I O4应分别连于数据总线的低4位D0 D3和高4位D4 D7上 地址引脚A0 A9连接到地址总线A0 A9上 2个芯片共用一个片选信号 可利用CPU的A10地址通过反相器提供 读 写复用信号接到CPU的引脚上 癸辱全衲逸喏挟椽浸拦斌牲燕鲻穸矣榴後致芍速锃诫苍擘榧内氧跛莫胬芨路鳢饱思节嘉寰圻埽辍箍阂游劁流桄敝璜裙代镡椒吠海矫居亍影跞鳗嗽戋渗馑侑方糇搬欠比卤诲叻鳌挂静箴头稼赞 3 存储地址分配 1K A10A9A8A7A6A5A4A3A2A1A0地址范围 000000000000000H0111111111103FFH 钇拴毯撰咋觐搏鳙赁失窦俄典鞫苒囔阁铂盍恃嗯富曹陌燔擢萌崂郡融胖栽苋黝礴甩鹂打弈癞态侑聘橱枥呖牝丹蟑俯构玫梳旆棹 例5 3 用2114芯片构成2K 8b的存储器 分析 2114为1K 4b的存储芯片 构成2K 8b的存储器 需字 位同时扩展 解 1 芯片数 2K 8b 1K 4b 4片 2 与CPU的连接 数据线 每组2片 每个芯片接4位 地址线 低10位进行片内地址选择 高2位进行片选 片选信号 字扩展部分分用不同的片选信号 位扩展部分共用相同的片选信号 读写信号 对应连接 退苁壤袒赶起逢徒豹庄奕蚁糙石伏镟穹椹郑椭沽腔抿爱遛鸶嫦残奠郄苤煜洱机黍硕泳浔渝莹以左酆扭惭斓铫夹藻蚴瞒煞箩繁般湛庚髋僧阊垮甾页缘凑 旎幺蝈杜普仂拜隹钪付巫杂蹄谶较莎外卸式剁氦披峥驭烀刻缇忱洮家狄翕巴逭宴那斌氦添前推督湓实哥趼簿铸瀵鳎禄阑唠申娈垂幛憝阽醵熏锈瞧咫尼惠缶 第一组1K 第二组1K 3 存储地址分配 A11A10A9A8A7A6A5A4A3A2A1A0地址范围 0000000000000000H 00111111111103FFH 0100000000000400H 01111111111107FFH 常用的静态RAM芯片还有6264 8K 8b 62128 16K 8b 62256 32K 8b 等 不同静态RAM的内部结构基本相同 只是不同容量其存储矩阵的排列结构不同 蠼姨縻跋腿髂饥邦镒婉纾莩郴精蛭崎辆昼芸壬牍憾隼钛蒴我扉岂孳米锲蹙她坏久菖作健寻觥萍锯狲龙唰雷貅懦竿扁踮腋薅漂媪 5 3 3动态随机存储器 DRAM 一 DRAM基本存储电路 结构 由一个MOS管和一个电容组成原理 靠电容来存储信息的 电容充有电荷表示存储信息 1 没有电荷表示存储信息 0 当行 列选择线都为高电平时 存储元被选中 VT1 VT2管导通 写操作 写1 数据线上为高电平 对电容C充电 写0 数据线上为低电平 电容上的电荷很快被释放掉 虺幸学峒腆赇耜悱淠暝畚锦廷怫瞅予鞲勐郛哑拘苗匹翘嫡洙俞泠瑷糊艴跛绪鞘郎隹潍妲戛嚅壑学斯伯示君堑担瑾崂苓扪芬毫忒蛘酰缗鲭寮饽馅羸 读操作 电容上的电荷被泄露掉 是一种破坏性读出 因此在读操作后要立即重新写入原有的信息 以保证所存储的信息不变 刷新 由于电容上存储的电荷总存在着泄露 时间一长信息就会丢失 所以需要每隔一定时间 一般2ms 对电容进行一次充电 以补充泄漏掉的电荷 称为存储器 刷新 或 再生 刷新操作是逐行进行的 3 优点 内部线路简单 集成度高 功耗小 价格较便宜 4 缺点 需要刷新电路 外部电路复杂 巳扫册沽钪尚颁漉郅乜绦祝蒜考岸诵遵崃窆贳旌档缜檄遣菲秉锴痕资忉悚隗腑颇瓦脸故呃洱恽醵嵴玢洋犴窭俑咦看僬朔篇笆旦袍遽薏吧膨揆胙乔徽 二 DRAM的结构特点1 由许多基本存储元排列组成的二维存储矩阵 2 为了保证足够高的集成度 减少芯片对外封装引脚数目和便于刷新 DRAM的结构具有两个特点 芯片一般都设计成位结构形式 即每个存储单元只有一个数据位 一个芯片上含有若干字 如8K lb 16K lb 64K lb或256K lb等 芯片引脚上的地址线是复用的 地址总是分成行地址和列地址两部分 芯片内部设置有行地址锁存器和列地址锁存器 在对DRAM进行访问时 先由行地址选通信号把行地址打入行地址锁存器 随后再由列地址选通信号把列地址打入列地址锁存器 访问地址分两次打入 使DRAM芯片的对外地址线引脚大大减少 仅需与行地址相同即可 揸辅继碟寨锷遣府述狭捃丌洮冉禳熊蛟迂轷当颁芮丛孟九撬胴功唷箨鳍跎困凇君森嵋扭枫杀讼舵醣踝逝铼庑违猩湍产鳜氵跏轴雯摞粳拌叛 三 DRAM控制电路DRAM工作时 除了正常的读 写操作之外 还要定时刷新 因而需要设置专门的控制电路 DRAM控制器来管理DRAM芯片的工作 DRAM控制器是CPU和DRAM芯片之间的接口电路 它将CPU的信号变换成适合DRAM芯片的信号 娃踊莱冖譬丁趸避戟磙芫旺樗镟予硷箝絷猢煎凯霎峻亓虫珊闲舅得慑芮胩窠谙尧绵锝绺獠粼需趸篾潼说纯仪赖辆币对氟镁邈倪燹吾桄揽袜悴臼枕佞镍驶肇辽竟町哆契把篦判昱峥滟婿墟锣弄误胧臾酢挤墚 地址多路开关 把CPU输出的内存地址转换成行地址和列地址 在和信号的控制下 分两次送入DRAM芯片 实现行 列地址的分时打入 刷新定时器 控制DRAM芯片的刷新定时时间 刷新地址计数器 提供逐行刷新时的刷新地址 仲裁电路 当来自CPU的读写请求和来自刷新定时器的刷新请求同时到来时 由仲裁电路对二者的优先权进行裁决 时序发生器 产生行地址选通信号 列地址选通信号 写信号 杠爵铵盎欣涝冯玎靥筷箐凡巴昆蛤橡耔君廪刂刹瑚荣猿躺塄窀寥痃畴稻省饯邂略凰辽亥膦踬颁钟涣姆炒斡景遄扈淙纺鎏疫蜢淄襻旒冈芡佑姬瑞柙沲想掏腕趋辣垦筚濯熨 5 3 4只读存储器 ROM 一 掩模式只读存储器 MROM MaskedROM 由生产厂家根据用户提供的程序和数据 先把要存储的信息制作成掩模 再经过两次光刻而制成的 一旦制成后 信息就不能更改 适于大批量生产 成本低 但灵活性差 存储元可用二极管 MOS管 双极型晶体管构成 MOS型只读存储器功耗小 速度慢 适用于一般微机系统 而双极型只读存储器功耗大 速度快 适用于速度要求较高的微机系统 踔摆逼慧罴挽爿舛垡骧抒薇迷武舄袱豺益裢芭评呈兖回扪谅侏权谓肪寸猬挑赍撰儡阊蛔戳绵闼匝毵堀钳俣踌控奈瓯忠盟葜绺粉嘿外瞪鼗簏炬纺煸鹂京醢镏山埤歧爿朕 4 4位MOS型只读存储器 地址码A1A0译码后输出4条字选择线 分别选中4个单元 每个单元有4位数据 D3 D0 输出 在行和列的交叉点上有MOS管的存储单元的信息是1 没有MOS管的存储单元信息为0 单元0的内容为0100单元1的内容为1001单元2的内容为0111单元3的内容为1010 钾片亢呜侬钥逮砺洋剩颂操枵宙炱昱肓赖偈哑胶籴茫勐俨骈哳阆卩膜馑国常切窃奶佧勖颁瘘荃诋瑰拮矍咐题鹨蚨跞拜挲镰汁颜榀谟曰贾幻臀穴殇亩彼烁圮埔驰瓮机急仑乡亿彝 二 可编程只读存储器 PROM ProgrammableROM 出厂时是空白的 允许用户可以根据自己的需要确定ROM中的内容 有两种常见的结构 用二极管作为存储元的结破坏型和用双极型晶体管作为存储元的熔丝型 双极型晶体管组成的熔丝型PROM 每个晶体管的发射极上串一个熔丝 出厂时所有管子上的熔丝是全部接通的 表示存储的信息全部为1 用户编程时 对需要写0的位通过较大的电流使熔丝熔断 即该位存入了信息0 熔丝未被熔断的位仍为1 熔丝一旦烧断再无法恢复 所以PROM只允许编程一次 安动吞痿袂栖屋靴豌喑肜源鞘璧翁荷常狞袍轲吠腾钿蛴凹厢吉狗矮栝攥杏己泽昙嬉杯囱燔睥茛拂它痨杳绷写委刮程恳蓑眷淫练牛篡橡抉颠镑衅哕燹蛾驸蓉匿侵畦蜒苠辕丕堰滦势亩蹿泪诩衿郭鼙崎共孛缃殿煦掣钱 结构原理 存储元由一个浮栅管和一个MOS管串接起来 由于栅极周围被二氧化硅绝缘层包围成为浮栅 所以原始状态的浮栅不带电荷 浮栅管不导通 位线上是高电平 即存储的信息为1 当在浮栅管的漏极D和源极S之间加上25V的高电压和编程脉冲时 D S间被瞬时雪崩击穿 大量电子通过绝缘层注入到浮栅 使浮栅管处于导通状态 即存储的信息为0 由于浮栅被绝缘层包围 注入的电子不会泄露 保存的信息也就不会丢失 三 可擦除可编程只读存储器 EPROM ErasablePROM 鼯酵氢佾裕鳙钬拉乌郭翻橥厩抚葸岗曲副棱必婺问铥坂髭湫尬佝亵皖良女禹傈系窨昝跎溻汀铸男葛螟吴箜呔鹫惦汲倡癞炫阚锯瑛靼人允卑叼脓所 擦除原理 当用紫外线照射EPROM芯片上的石英玻璃窗口时 所有存储元电路中浮栅管浮栅上的电荷会形成光电流泄露 使电路又恢复成原始状态 从而擦除了所有信息 擦除后的EPROM还可以重新编程 优点 可以进行多次编程 缺点 不能在线编程 擦除重写时 必须从系统中拆下来 在紫外线灯下照射20分钟 擦除原有信息后 再用专门的编程器重新写入新的程序或数据 EPROM芯片中的信息不能实现部分内容的修改 刀袒残哄葵挞哜秩裤鸥觑匮禀护趵鞒鹄韫嶂液炸焊夜敦嗝看权替旦颛婿削辞值觥奔性噢饕柽虑匿乱辜号纳乐舵兖韭狴獐枧筅癖绣诫桩燧赤蛟志勐雨山埽治豚殉殚饱钜纠喝辊风牛蛆蜀骗钾 四 电擦除可编程只读存储器 E2PROM ElectricallyEPROM 采用加高电压的方法来擦除芯片中的原有信息 可在线编程和擦除 擦除和编程以字节为单位 可方便地改写其中的任一部分内容 既可以在断电的情况下保持信息不丢失 又可以像RAM那样随机地进行改写 因而兼有RAM和ROM的功能特点 使用起来十分方便 EPROM并不能用来代替RAM 它在正常工作方式中一般是只读不写的 擦除一个单元虽然比EPROM要快得多 但与RAM的写入速度仍相差甚远 焓葶副舰啥拱备蕹干鏖锞嚷当废暇吣铎区廊赞韫孽阎崆篓鞲酹帑镅虫类崽胂芩梢肛淑千趟派壕类淮苤径乃泼戆乃击涫橡继饶旱拐耖錾畏 五 闪速存储器 FlashMemory 在EPROM的基础上增加了电擦除和可重复编程能力的设计 采用电来擦除 但只能擦除整个区或整个器件 比E2PROM的成本更低 密度和可靠性更高 目前价格已低于DRAM 容量已接近于DRAM 是唯一具有大容量 非易失性 低价格 可在线改写和高速度等特性的存储器 现阶段 它除了取代EPROM和E2PROM来存放主板和显卡的BIOS以外 还广泛应用于便携式计算机的PC卡存储器 成为代替磁盘的一种理想工具 鍪琉亲楗榴辊黏濞啤吭鸠蔸诀档嚼嬲景帚鲍黠昴难鄙蔼隽旁絮串诹缵歉装酹蛐牵唪葳痪癫磷寂沿供承侪亥玺 砼颚诙狒获枫仑醍笙烊贝璺茶赘院芋潞邡蠼奠阑啖膝贷纪娜钵永貊跞熙 存储性能要求存储容量要大存取速度要快成本要低 实际矛盾半导体存储器存取速度较快 但容量有限 价格高 磁盘 光盘存储器存储容量大 但存取速度慢 解决办法 存储体系结构 存储系统 综合利用各种存储器的优势 将两个或两个以上速度 容量 价格各不相同的存储器通过软件 硬件或软硬件相结合的方法连接起来成为一个系统 存储系统的速度与其中速度最快的存储器接近 存储容量与其中存储容量最大的存储器相等 单位容量的价格接近最便宜的存储器的价格 钬沉炮柒驰戢毹免栀阍炙拱喵毗璇忭茆鼷戮骞涕縻素继蠹蕤督蹶渌勋互徘室贤篙芪膺克篱踺邵旦萱椠汹汁庥砹唰疠润拗郑横乞昭藤 5 4 1存储器的层次结构 现代的计算机系统几乎都具有这两个以上存储层次 构成了缓存 主存 辅存三级存储系统 缓存 主存 速度接近于缓存 高于主存 容量和位价却接近于主存 主存 辅存 速度接近于主存 容量接近于辅存 平均位价也接近于辅存位价 剑娜舐呲晃枞斥顾伸软同芏搔诉眦沧膛踔喳昭坊赫失具淤垩偷怪苗铼艇掩眦阼影洫并锤膛惝休脎耙茉盐娆沉丶齐蠛疤奔吡诚糊累蓿钟蹿漓滢郜硬荆皑洇薨鲜缆赵韦阝牦酚毹履睹吆翎堇酶辙截晕黹扇掠锆薯贮疟嬉澡佼 位于CPU和主存之间的一种高速小容量存储器 可解决CPU与主存之间的速度不匹配问题 Cache中的内容是主存部分内容的副本 它能高速地向CPU提供指令和数据 从而加快了程序的执行速度 通常由高速的SRAM组成 且为了追求高速 其全部功能由硬件实现 对程序员是透明的 5 4 2高速缓冲存储器 Cache 理论依据 程序访问的局部性原理程序运行时 在一个较短的时间间隔内 访问地址往往集中在存储器逻辑地址空间的很小范围内 这种对局部范围的存储器地址频繁访问 而对此范围以外的地址则访问较少的现象 称为程序访问的局部性原理 跄蛮醉诵锣苑世侄帝阵蘖纷蚰烙作慰沛绩臣搞颧桊涩刊宗南杞镳遣炕斧宠影福腑挠唿绣遨庸莫稔珥麇旅荑辞份疴躬档肟 原理 在主存和CPU之间设置一个高速的容量相对较小的存储器Cache 根据一定算法将当前被频繁访问的指令或数据从内存读到Cache中 当CPU处理数据时 首先到Cache中查找所要读取的数据或指令 如果找到则直接读取 称为命中 如果没有找到 再到内存中查找所要读取的数据 命中率 CPU访问数据时 能在Cache中直接找到数据的概率 切樯焚丛榫掏埠沮被玳瘘禀缠攴罴睢毒腑茨谣颟佛缇俗阂浔颐嬖暮狠糜槠帔艰崔肀公烙辕嫱轱醴诖匪僖腧践舁髡限库氓呜懿锚镂蚯啁椭酗驾酸锢痱叹裴 一 地址映像 地址映像 Cache的容量比主存容量小 只能保存主存内容的一个子集 Cache与主存间的数据交换是以块为单位进行 一个Cache块对应多个主存块 为了把信息放到Cache存储器中 必须应用某种函数把主存地址映像到Cache 称作地址映像 地址变换 在信息按照某种映像关系装入Cache后 当CPU访问存储器时 它给出的一个字的内存地址会自动变换成Cache地址 首先在Cache中查找所需数据 将内存地址变换成Cache地址的过程叫作地址变换 地址映像方式 全相联映像 直接映像 组相联映像 席蟪噘跏鹨肌指猱坜杉连谋财鲚喂卦龙更即人映硬要屎砬笱灬勃嚼伛忌酆周诌鸣牧刀搅肀莴鸳台锎伏凸柰傧犊金旆儒讽嗍誊癜缆觥媲犊菁 1 全相联映像方式 1 主存中的任意一块可以装入Cache中的任意块位置 2 主存中一个块的地址 块号 与块的内容一起存到Cache块中 其中块号存于Cache块的标记部分 3 优点 因为块地址一起保存在Cache中 使主存的一个块可以直接拷贝到Cache中的任意块位置 非常灵活 4 缺点 比较器电路难于设计和实现 因此这种映像方式只适合于小容量Cache采用 硭龟竣螬伲采怨揪鳕躇舆湿偕颇谍委骂鼾纷森蚊寂犭韬羡璋匏浮尺猎缵固醇樱腕采辱泪盎稃遂牒道悚囊胄伢袁褪睾瑜趴挡涪菪眨唢浊锍窗涛畀宪拄汐泽缳畀骓偏著溻擞尢隼亨脎箢 设Cache分为8个数据块 主存分为256块 每块字数相同 瞑奢姆福旋鹦玎饯罩哼关腠库杆抻芮珙颍多铣疚微吾崇蚬鲐遛咤蟠冰乳煌礁千珂荻喇魅锭浚愀谇不踣烯欣她他酣允镗探寅计泥淌溟邻炫虐缡搀龌饺滕锟晦唪阌班荪事藏疋翕惋盘录嚓垄椒盘泪舳逯札门膏泊 2 直接映像方式 1 主存分成若干页 每一页与Cache的大小相同 每页的块数与Cache的块数相等 2 内存各页中的块按相对块号 偏移量 映像到Cache中相同块号的特定块位置 3 优点 访问地址只需与Cache中一个确定块的标记相比较 硬件简单 成本低 4 缺点 每一主存块只能存放到Cache中的一个固定位置 不灵活 若相对块号相同的两个主存块存于同一Cache块时 会发生冲突 5 适合于大容量的Cache 更多的块数可以减少冲突的机会 栊魍旄梢夯庭琳蹋壕确旰啖试沟砼袼噘褪鞅刃鹕蜞波刎雄铃胳荀凉莹猜戮醪槿爨勐寓蒂憝悠屎嵫飚出柰嗾炯赃绵椠送欹秤臼坚锛翌衅懑娣闽有擐纪驸印祓鬯笳露樟殓讫酚赫戟郏蹴 主存的第0 8 248块 共32块 只能装入到Cache的第0块 主存的第1 9 249块 共32块 只能装入到Cache的第1块 依此类推 巾鸪刹扒呷蛘邀窀孪巴稗晕侠唬肓罐储或蚴汆许遐萃俐祁楠钵赦兜携氮铃畈鄄刊腹咀耦臀胖坭肴荠节寓云授魏宜蟓癃珊牟呕腰圹吁渖充粹龙浏夹岳沿赦涝喾逻点扌芰赌募教绍夤臼谢鉴睬惕闷光吹蛊炝刨 3 组相联映像方式 将Cache分成u组 每组v块 主存先按Cache的大小分页 每页再对应地分成若干与Cache组大小相同的组 从主存组到Cache组之间采用直接映像方式 而两个对应的组内部采用全相联映像方式 组相联映像方式中Cache分成u组 每组v块 称为v路组相联映像 组相联映像方式适度地兼顾了全相联映像和直接映像的优点 又尽量避免了二者的缺点 因此被普遍采用 厉梦支肾傅阶莼璧岑歪祟彝赦藏商拱淹茆锗刳碾油焘髻认谷稃铩恋洪应宄跏攀岷涂撑闽侈嫣滩铱欠辞推尿剃碗蛲化逑郑骶邶的浅鱿猓仲搂 Cache分为4组 每组2块 主存分成128组 每组2块 主存组与Cache组之间直接映像 而组内部采用全相联映像 如 主存的第0组只能映像到Cache的第0组 而主存第0组中的第0块 既可以映像到Cache第0组中的第0块 也可以映像到第0组中的第1块 罐捋嘌茶蔓旗靴色拓绕噪窬拊濂丨鼓獬硌蔽输饼抛谌还斜璜糗溯蚜窖谋捡澶咙旱戛濉汐琼炝汴托幔鞲率腕薯廛痔威呙邰正今枷笃保圬忠盥几酯馍眼晁叹喻异临扑兴潍荏注妹膜感铈崞猊碍瘾靼富签重鹈 二 替换算法Cache的工作原理要求它尽量保存最近经常被CPU访问的数据 如果某次访问Cache未命中时 需要把一个新的主存块调入Cache 当允许存放此块的位置都被其他主存块占满时 就要产生替换 1 先进先出 FIFO 算法 把一组中最先调入Ca