第2章 第3、4节.doc

第二章 80X86/Pentium 微处理器2.3 8086/8088 系统组织2.3.1 8086/8088支持芯片一：8284时钟发生器作用：为CPU提供时钟、准备就绪、复位等信号，以及向外提供晶振信号、外围芯片所需的时钟信号等。具体连接关系见教材P48的图212。二：8282/8283 8位三态输出锁存器作用：由于8086的引脚AD15AD0既要作为低16位地址线，又要作为16位数据线（同样，8088的引脚AD7AD0既要作为低8位地址线，又要作为8位数据线）,为了把地址与数据信息分离出来，需要用三态锁存器来加以解决。具体连接关系见教材P49的图214。附注：8282的输入输出是同相关系，而8283是反相关系。三：8286/8287 并行双向总线驱动器作用：在很多情况下，数据总线上带的负载太多，需要在数据总线上安装双向驱动器以增加总线的带负载能力。8286/8287为20引脚芯片，见图215，两个电源端（Vcc，GND），16个信号端，分成A0A7、B0B7两组（简称A组、B组），一个方向控制端T，一个输出允许端OE(低电平有效)。（1）当OE为高电平时，A组、B组引脚均为高阻态；（2）当OE为低电平时，允许输出；到底是从哪边输出到哪边？则由控制信号T决定： 当T为高电平，则从A组输出到B组； 当T为低电平，则从B组输出到A组。8286与8088的连接关系见下图：CPU数据总线驱动器8286数据总线数据总线DENDT/ RA BOE T附注：8286的A组、B组之间是同相关系，而8287是反向关系。 其余功能完全一样。四：8288总线控制器作用：专门用来在多CPU模式系统中协调、控制与管理总线。具体内容不作要求！2.3.2 单CPU模式（最小模式）系统一：以8088为CPU的单CPU模式系统系统设计与连接原则见教材P50 P52；1： 因为是单CPU工作模式，故8088的MN/MX引脚接高电平。2： 8088的IO/M引脚接存储器的片选（CS）引脚，RD与WR引脚连到存储器的相应引脚上； 8088的IO/M引脚连接到（或通过反向器连接到）I/O端口的片选（CS）引脚，RD、WR、INTR、INTA引脚连到I/O端口的相应引脚上。3： 8088的地址线，地址/数据线接到地址锁存器上（8282，74LS373等），8088的ALE信号连接到地址锁存器的选通端上（对8282是STB，端74LS373是G）。然后，将地址锁存器引出的地址线连接到存储器与I/O端口的地址线引脚上。(1) 与存储器的连接：IO/MRDWRA0 A191M*8位存储体D0 D700000HFFFFFH8088微机系统存储器连接图A 0 A19D0 D7(2) 与I/O端口的连接： 地址线只用到A0 A15，数据线只用到D0 D7。4： 8088的数据线直接（或通过总线驱动器）连接到存储器与I/O端口的数据线上。详情见教材P51及图2-18。5： 8088的CLK、READY、RESET等信号由支持芯片8284等提供。二：以8086为CPU的单CPU模式系统（教材P52）1： 因为是单CPU工作模式，故8086的MN/MX引脚接高电平。2： IO/M、WR、RD、INTA、INTR等信号的连接方式与8088相同。3： 地址线的连接：首先，8086出来的地址/数据线AD15AD0以及地址地址/状态线A19/S6 A16/S3与引脚BHE均要通过地址锁存器进行锁存，再接到存储器与I/O口。(1) 与存储器的连接见下图：00001HFFFFFH00000HFFFFEHA1 A19 A0 BHE M/IO WR RDD15 D8D7 D0CS512K*8位奇地址存储体CS512K*8位偶地址存储体8086与存储器连接示意图详细说明：见教材P52。(2) 与IO端口的连接: 地址线只用到A0 A15，数据线只用到D0 D7。详见教材P52的图219右边。4： 8086的数据线直接（或通过总线驱动器）连接到存储器与I/O端口的数据线上。详情见教材P52及图2-19。由于8086的数据总线为16位，因此需要两片8286总线驱动器。5： 8086的CLK、READY、RESET等信号由支持芯片8284等提供。2.3.3 多CPU模式（最大模式）系统：不作要求。2.4 8086/8088 CPU时序一些基本概念：(1) 指令周期Instruction Cycle 一条指令从取出到执行完毕多需要的时间称为指令周期；一个指令周期由几个机器周期组成。(2) 机器周期Machine Cycle 一个机器周期就是完成某一独立操作所持续的时间；如：取指令操作码、写一次数据到存储器等。一个机器周期由几个时钟周期组成。(3) 时钟周期Clock Cycle CPU时钟频率的倒数，也叫T状态。这是CPU的最小时间单位。(4) 总线周期Bus Cycle 在8086/8088CPU中，BIU完成一次访问存储器或I/O端口操作所需要的时间，叫一个总线周期。（显然，它是机器周期的一种，在这个机器周期中，由于CPU要同总线打交道，所以称为总线周期。） 8086/8088的基本总线周期由4个时钟周期（T状态）组成，分别称为T1、T2、T3、T4状态2.4.1 8086/8088单CPU模式典型时序分析以8088读存储器时序为例：（1）在T1状态，首先用IO/M信号指明CPU是访问内存还是I/O端口，由于这里是访问存储器，故IO/M变为低电平；把BIU访问存储器所需的20位地址信息（A0 A19）全部准备好；在T1状态结束前，ALE由高变低（下降沿）将20位地址信息进行锁存； 由于是读存储器，所以DT/R信号变成低电平，让数据总线收发器作好接受准备（在数据总线安装了总线收发器或叫总线驱动器的情况下）。（2）在T2状态，凡是复用的地址总线上的地址信息均消失； 引脚AD7 AD0切换到高阻状态，以便为读入数据作准备；引脚A19 /S6 A16 /S3 切换到输出状态信息S6 S3；数据使能引脚/DEN变成低电平，以开通数据总线收发器（在安装了该设备的情况下）；读信号RD变成低电平，作好读内存单元中数据（或代码）的准备。（3）在T3状态，内存单元的数据出现在数据总线上，CPU通过引脚AD7 AD0接