数电组合逻辑研究报告.doc_第1页
数电组合逻辑研究报告.doc_第2页
数电组合逻辑研究报告.doc_第3页
数电组合逻辑研究报告.doc_第4页
数电组合逻辑研究报告.doc_第5页
已阅读5页，还剩5页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

西安电子科技大学实验报告 数字电路实验组合逻辑研究实验（二）组合逻辑电路研究一：实验目的1 熟悉VHDL语言编程仿真以及对quartus软件应用。2熟悉三八译码器，与数据选择器的原理以及用法二：实验器材：实验室数字电路实验板（含FPGA）示波器 电源 计算机 连线若干三：实验原理 本次实验主要内容是利用FPGA编程下载实现上节课对组合逻辑的研究内容，加深对数据选择器和译码器的理解与应用。 基本原理是利用数据选择器和基本逻辑单元完成输入输出的函数功能。四：实验步骤： 1根据要求，设计VHDL语言完成函数F=m（0 4 5 8 12 14）VHDL语言如下：entity v74151 is -实体表达 port( -端口说明 E_L: in bit ; A : in bit_vector (2 downto 0); D: in bit_vector(0 to 7); Y: out bit); END v74151; architecture a of v74151 is -结构体说明，74ls151功能说明begin process(A,D,E_L) -进程 if语句 begin if (E_L=0) then case A is when 000= Y Y Y Y Y Y Y Y A&B&C,E_L=0, D=temp_node ,Y=F); temp_node(0)=not E; temp_node(4)=not E; temp_node(7)=not E; temp_node(1)=0; temp_node(3)=0; temp_node(5)=0; temp_node(2)=0; temp_node(6) Y_L Y_L Y_L Y_L Y_L Y_L Y_L Y_L =11111110 ; end case; else Y_L1, G2A_L=0, G2B_L=0, A=A&B&C, Y_L=temp_node); B1=not(temp_node(1)and temp_node(4); B2=not(temp_node(2)and temp_node(4); B3=0; B4=not(temp_node(3)and temp_node(5)and temp_node(6)and temp_node(7); end one;-完成任务2 EDA生成底层电路 3：仿真波形4将程序烧如FPGA内，检测功能是否实现实
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论