数字电子技术（电子所复试总结）.doc

数字电子技术参考书：数字电子技术基础 阎石 高教出版社 第一章 逻辑代数基础本章掌握卡诺图，本章没有什么可以问的，唯一被问过的就是前年一个师姐被黑勇问“什么是卡诺图？” 答案：卡诺图是逻辑函数的一种图形表示。一个逻辑函数的卡诺图就是将此函数的最小项表达式中的各最小项相应地填入一个方格图内，此方格图称为卡诺图。卡诺图具有一个重要性质：可以从图形上直观地找出相邻最小项。两个相邻最小项可以合并为一个与项并消去一个变量。用卡诺图化简逻辑函数的基本原理就是把上述逻辑依据和图形特征结合起来，通过把卡诺图上表征相邻最小项的相邻小方格“圈”在一起进行合并，达到用一个简单“与”项代替若干最小项的目的。第二章 门电路（重点）（本章重点在于基本的输出结构（oc 三态 ），噪声容限以及）1 三极管的四种工作方式（放大，饱和，截至，反向）(问过)答案：放大，饱和，截至，反向2 什么是倒相级（pushpull ， totempole）3 输入断噪声容限，交流噪声容限的概念（重点理解）4 oc门与三态门的原理，三态包括哪三态？答案：OC门原理其实很简单，就是晶体管集电极开路（场效应管漏极开路）就是开集了，Cmos电路里相应就是开漏；使用时要通过，电阻上啦。特点：驱动能力强，门电路中可做与操作，另外可作为驱动电平转换。三态门，是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态高阻状态的门电路。 高阻态相当于隔断状态。 三态门都有一个EN控制使能端，来控制门电路的通断。5 总线结构，线与实现线与的电路连接，就是将n个OC门集电极并联，然后共用那一个外接的负载电阻作为他们的集电极负载电阻。这样，当有任何一个门输入全为1的时候，它的输出就为0，而n个门电路输出端又是连接在一起的，所以输出为0，实现了线与。这种网络拓扑结构中所有设备都直接与总线相连，它所采用的介质一般也是同轴电缆（包括粗缆和细缆），不过现在也有采用光缆作为总线型传输介质的，如后面我们将要讲的ATM网、Cable Modem所采用的网络等都属于总线型网络结构。 6 coms电路的最大特点（静态功耗小），cmos与ttl电路的比较有什么优点？（重点）TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。 TTL和COMS电路比较：1）TTL电路是电流控制器件，而coms电路是电压控制器件。2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。 COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。 COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。3）COMS电路的锁定效应：COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。TTL逻辑电平即Transistor-Transistor Logic，CMOS逻辑电平即Complementary metal-oxide-semiconductor7 栓锁效应及其防护（重点，周老师喜欢问，要理解）在CMOS电路中PMOS和NMOS经常作互补晶体管使用，它们相距很近，可以形成寄生可控硅结构，一旦满足触发条件，将使电路进入低压大电流的状态，这就是闩锁效应。闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻，使寄生的三极管不会处于正偏状态。8 tphl tplh tsetup thold 各代表什么意思？（重点，考过） 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。 如图1 。 数据稳定传输必须满足建立和保持时间的要求，当然在一些情况下，建立时间和保持时间的值可以为零。 PLD/FPGA开发软件可以自动计算两个相关输入的建立和保持时间（如图2）tPHL是指光耦从高电平到低电平的转换时间，也成建立时间。 tPLH是指光耦从低电平到高电平的转换时间，也成建立时间 。这两个参数主要影响光耦的转换速度第三章 组合逻辑电路（章重点：竞争冒险现象）1 组合逻辑和时序逻辑的区别（有无记忆）2 加法器有几种？（问过，很简单），超前进位加法器的原理和优缺点3 组合逻辑中的竞争冒险现象的起因与解决办法（重点，理解）竞争：在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后，这种现象称为竞争。冒险：由于竞争而引起电路输出发生瞬间错误现象称为冒险。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。竞争与冒险的关系：有竞争不一定会产生冒险，但有冒险就一定有竞争。在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。第四章 触发器 1 什么是触发器？触发器如何分类？ 2锁存和触发的区别（重点，问过）从本义上说锁存器flip-latch ;触发器 trigger 本质区别:锁存器(电平触发)-对脉冲电平敏感，在时钟脉冲的电平作用下改变状态触发器(边沿触发)-对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变功能区别：锁存器-保存状态(电平);触发器-状态变换或驱动通常多个锁存器并成多位使用，这就是狭义上的锁存器. 触发器是输入端来一个信号，输出端就翻转一次的电路。锁存器会记住前一次的输入信号（0或是1）直到下一次信号的来到。3各种触发器的动作特点4 建立时间 保持时间 传播延时时间（重点，经常会问）第五章 时序逻辑电路（重点）本章重点：寄存和锁存的区别 1 时序逻辑电路的组成以及每部分的作用，时序电路的分类2 时序逻辑电路的描述方式（输出方程，驱动方程，状态方程），描述时序电路状态转换的方式（状态转换表，状态转换图，时序图）3 寄存和锁存的区别（问过）4 计数器的分类 5 任意进制计数器的原理及方法 6 竞争冒险现象（重点，理解） 为什么同步时序电路无竞争冒险现象？第六章 脉冲波形的产生和整形1 本章不用看：6.2.2 6.2.3 6.5 2 本章重点：施密特触发器和单稳态触发器的工作特点3 可能问到的问题 1施密特触发器的两个性能特点，施密特触发器有哪些用处？答案：输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，与输入信号从高电瓶下降过程中对应的输入转换电平不同。在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。根据这两个特点，不仅能将变化缓慢的信号波形整形为边沿陡峭的矩形波，而且可以将叠加在矩形脉冲高低电平上的噪声有效地清除。可用于波形变形，用于脉冲整形，用于脉冲鉴幅。 2 单稳态触发器的工作特点，分类（积分型和微分型的比较）答案：有稳态和暂稳态两个不同的工作状态。在外界触发脉冲作用下，能从稳态翻转到暂稳态，维持一段时间后，再自动返回稳态。暂稳态时间的长短取决于电路本身的参数，与触发脉冲的宽度与幅度无关。 3 分辨时间答案：分辨时间指在保证电路正常工作的前提下，允许两个相邻触发脉冲之间的最小时间间隔。 4 多谐振荡器有哪几种？答案：多谐振荡器是一种自激振荡器，有对称式多谐振荡器，非对称式多谐振荡器，环型振荡器。用施密特触发器构成的多谐振荡器。石英晶体多谐振荡器。压控振荡器。5 vco是什么的缩写第七章： 半导体存储器（重点三室在做这方面的东西）本章重点：存储器的分类及每种存储器的工作特点 1 缩写：ROM RAM PROM RPROM SRAM DRAM EPROM UVEPROM E2PROM 2 存储器的分类及每种存储器的工作特点（重点，不需要掌握内部电路） 3 rom 由哪几部分组成 4 存储器的容量扩展有哪几种方式 5 为什么存储器可以组成逻辑电路？ 6 串行存储器的特点，什么是两相有比/两项无比第八章 可编程逻辑器件（重点）1 本章不用看的部分：8.3.3 8.4.3 8.7 8.82 本章重点在于 gal fpga 书上没有cpld 但是希望你能找本书看看cpld的基本原理，很重要3 本章可能问到的问题 1 缩写 ASIC PL