数字逻辑实验指导书.doc

此文档收集于网络，如有侵权，请联系网站删除实验一 实验箱及小规模集成电路的使用一 实验目的1 掌握实验箱的功能及使用方法2 学会测试芯片的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片74LS86 二输入端四异或门 1片74LS04 六非门 1片三 实验内容1 测试芯片74LS00和74LS86的逻辑功能并完成下列表格。 （1） 74LS00的14脚接5V电源，7脚接地；1、2、4、5、9、10、12、13脚接逻辑开关，3、6、8、11接发光二极管。（可以将1、4、9、12接到一个逻辑开关上，2、5、10、13接到一个逻辑开关上。）改变输入的状态，观察发光二极管。74LS86的接法74LS00基本一样。表1.1 74LS00的功能测试输入输入输出1、4、9、122、5、10、133681100011011表1.2 74LS86的功能测试输入输入输出1、4、9、122、5、10、133681100011011（2）分析74LS00和74LS86的四个门是否都是完好的。 2 用74LS00和74LS04组成异或门，要求画出逻辑图，列出异或关系的真值表。&123&456GND7&1098&13121114Vcc74LS0011231456GND711098113121114Vcc74LS86GND7Vcc1474LS044316512111213110111891（3）利用74LS00和74LS04设计一个异或门。画出设计电路图。实验二 译码器和数据选择器一 实验目的1继续熟悉实验箱的功能及使用方法2掌握译码器和数据选择器的逻辑功能二 实验仪器及芯片1 实验箱2 芯片：74LS138 3线8线译码器 1片74LS151 八选一数据选择器 1片74LS20 四输入与非门 1片三 实验内容1 译码器功能测试（74LS138） 芯片管脚图如图2.1所示，按照表2.1连接电路，并完成表格。其中16脚接5V，8脚接地，16脚都接逻辑开关，7、9、10、11、12、13、14、15接发光二极管。表2.1输入输出使能端选择端A2A1A011111111110111111111000001000011000101000111001001001011001101001112 数据选择器的测试（74LS151）按照表2.2连接电路，并完成表格。其中16脚接5V，8脚接地；9、10、11，为地址输入端，接逻辑开关；4、3、2、1、12、13、14、15为8个数据输入端，接逻辑开关；为选通输入端，Y为输出端，接发光二极管。 表2.2选通端地址输入端数据输入端输出A2A1A0D0D1D2D3D4D5D6D7Y10000000111110001111000000010111100000011101011110100010100000101110011000110110011100111111100003 分别用74LS138（配合74LS20）和74LS151实现逻辑函数,要求画出逻辑图。GND816Vcc74LS1511D32D23D24D05Y7G15D414D513D612D711A06Y10A19A2GND816Vcc74LS1381A02A13A24S25S37Y715Y014Y113Y2612Y311Y46S110Y59Y6实验三 加法器和中规模集成电路的改造一 实验目的1掌握半加器和全加器的功能测试2掌握中规模集成电路的功能改造。二 实验仪器及芯片1 实验箱2 芯片：74LS00 二输入端四与非门 1片 74LS151 八选一的数据选择器 1片74LS86 二输入端四异或门 1片74LS54 四组输入与或非门 1片三 实验内容1 测试用异或门（74LS86）和与非门（74LS00）组成的半加器的逻辑功能（1）按照图3.1进行连线，其中A、B接电平开关，Y、Z接发光二极管。（2）按表的要求改变A、B状态，填表。321=1321&654&ABYZ图 3.1表3.1输入端A0011B0101输出端YZ2 测试全加器的逻辑功能（1）用异或门74LS86、与或非门74LS54、与非门74LS00组成全加器，按图3.2接线，其中A、B、CI接电平开关，S、CO接发光二极管，74LS54的3、4、5、9、10、11均接地。（2）按表要求改变A、B、CI的状态，并填表。1321=1654=1 & 1321&21213ABCISCO图3.2表3.2ABCICOS0000010100111001011101113 测试以下电路的逻辑功能，要求写出真值表，得出逻辑表达式并化为最简与或式。11231456GND711098113121114Vcc74LS86&123&456GND7&1098&13121114Vcc74LS00GND816Vcc74LS1511D32D23D24D05Y7G15D414D513D612D711A06Y10A19A2GND714Vcc74LS541A2B3C4D5E6Y13J12I11H10G9F8 74LS54逻辑表达式：实验四 中规模集成电路的改造一 实验目的掌握中规模集成电路的功能改造。二 实验仪器及芯片1 实验箱2 芯片： 74LS151 八选一的数据选择器 1片74LS04 六非门 1片三 实验内容1 用74LS151和74LS04实现逻辑函数,并画出逻辑图GND816Vcc74LS1511D32D23D24D05Y7G15D414D513D612D711A06Y10A19A2GND714Vcc74LS0411312112134156111110198实验五 触发器及示波器的使用一 实验目的1 熟悉并掌握D，J-K触发器的构成工作原理和功能测试方法。2 学会正确使用触发器集成芯片。二 实验仪器及芯片1 双踪示波器2 器件： 74LS74 双D触发器 一片 74LS76 双JK触发器 一片三 实验内容边沿触发器的测试1在实验箱上将D触发器连接成T触发器2 用示波器CH1通道显示时钟CP信号；用CH1通道显示触发器输出信号Q，观察Q的变化发生在CP的什么状态？3 把D触发器换成JK触发器，并连接成T触发器，利用示波器观察Q与CP的关系4 绘制时序图5 要求画出D和JK触发器改造成T触发器的连接图。74LS7421D31CP51QGND714Vcc122D112CP92Q82Q132RD102SD61Q11RD41SD74LS7611CP41J5Vcc151Q161K13GND122K112Q92J21SD62CP31RD72SD82RD102Q141QCPRdSdQQJK图5.2 JK触发器的逻辑符号RdSdQQDCP图5.1 D触发器的逻辑符号实验六 集成移位寄存器一 实验目的 掌握集成双向移位寄存器74LS194的逻辑功能。二 实验仪器及芯片1 实验箱2 芯片：74LS194 双向移位寄存器 1片三 实验内容1 并行输入并行输出寄存器逻辑功能的测试。接逻辑电平开关，接发光二极管，CP接按键脉冲。74LS194的状态功能如表6.1。按照表6.2的要求进行输入，观察输出，并在表中记录结果。74LS1941CR4D15D215Q016Vcc13Q212Q311CP9S02SR6D33D07SL8GND10S114Q1图6.1 74LS194的管脚图表6.1S1S0工作状态0置零100保持101右移110左移111并行输入2 右移逻辑功能的测试按照表6.2的要求进行输入，观察输出，并在表中记录结果。3左移逻辑功能的测试按照表6.3的要求进行输入，观察输出，并在表中记录结果。表6.2 并行输入输出功能测试输 入输 出CPS1S0D0D1D2D3Q0Q1Q2Q3111111110000110011111100表6.3 右移功能测试输 入输 出CPS1S0SRD0D1D2D3Q0Q1Q2Q30111111011000001000110101100表6.4 左移功能测试输 入输 出CPS1S0D0D1D2D3SLQ0Q1Q2Q301111110100001010011001110004用74LS194和74LS04实现扭环形计数器，画出逻辑图和状态转换图。GND714Vcc74LS0411312112134156111110198实验七 集成计数器一 实验目的1 掌握集成计数器74LS161的逻辑功能。2 熟悉74LS161的管脚排列。二 实验仪器及芯片1 实验箱2 芯片：74LS161 四位二进制计数器 一片三 实验内容1 并行预置输入芯片管脚如图7.1所示。接逻辑电平开关，接发光二极管，CP接按键脉冲，接地，接高电平（5V），P和T一起接高电平（5V）。按照表7.2的要求进行输入，观察输出，并在表中记录结果。74LS1614D15D215CO16Vcc13Q112Q211Q32CP6D33D07P8GND10T14Q01CR9LD图7.1 74LS161的管脚图表7.1 74LS161的功能表CPPT工作状态0置零10预置数1111计数表7.2 计数器预置输入逻辑功能测试输 入输 出CPD3D2D1D0Q3Q2Q1Q0011110000000011011002 计数功能的测试接逻辑电平开关，接发光二极管，CP接按键脉冲。要求计数器从1000开始计数，一直到1111。按照表的要求进行输入，观察输出，并在表7.3中记录结果。表7.3 计数器计数逻辑功能测试输 入输 出CPD3D2D1D0Q3Q2Q1Q0010001111113 用预置法实现七进制计数器，要求分别用发光二极管和七段数码管显示。使用74LS00和74LS161各一片，画出连线图。只需要画出原理图即可。实验八 用555定时器构成多谐振荡器一 实验目的1掌握555定时器的逻辑功能。2熟悉555定时器的管脚排列。二 实验仪器及