8路智能抢答器.doc

毕 业 论 文设计题目 8路抢答器 系 部 自动化系 专 业 机电一体化 班 级 082002 姓 名 郭 鑫 指导教师 丁景红 2010年 12月目录摘要绪论第一章 概述第二章 方案的设计与论证第三章 单元电路设计与分析1抢答器和显示电路2. 定时电路3. 报警电路4. 时序控制电路第四章 总原理图及元器件清单1总原理图2元器件清单第五章 结论摘要：数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。SummaryThe figure vies for the answering device by the subject circuit and expands the circuit to make up . Have priority in code circuit , latch , decipher circuit and export the input signal of the entrant team on the display; Starting the warning circuit with the control circuit and hosts switch, two the above-mentioned parts make up the subject circuit. Through timing circuit and decipher second signal function while outputs and realizes counting on the displaying that pulse produce circuit, form and expand the circuit. Through connect up , weld , debug figure vie for answering device take shape after the work.一、概述 电路选用优先编码器 74LS148 、锁存器 74LS373 、74LS48译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、和2个4段数码管即相关电路组成；由555定时器和三极管构成的报警电路。接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始状态，宣布开始抢答器工作。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。总体设计思路：1. 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0 S7表示。2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。3.抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。4.抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。5.参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。6.如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。1抢答器和显示电路 设计电路如图1所示。电路选用优先编码器 74LS148 、锁存器 74LS373 和74LS48译码器来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于清除端时，锁存器的LE端输入为“1”，停止工作。当开关S置于开始时，抢答器处于等待工作状态，74LS373的LE端为“0”，当有选手将抢答按键按下时（如按下S5），LE端变为“1”将数据锁存。在经过优先编码器和译码器将数据输入数码管显示。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。图1 抢答和显示电路图该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于清除端时，RS触发器的 端均为，个触发器输出置，使74LS148的 ，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出 经RS锁存后，1Q=1, =1,74LS48处于工作状态，QQQ=101,经译码显示为。此外，1，使74LS148 ，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为，使 ，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将开关重新置“清除”然后再进行下一轮抢答。74LS148为线线优先编码器，表1为其功能表。2. 定时电路该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路和2个4段数码管即相关电路组成。具体电路如图2所示。两块74LS192实现减法计数，然后显示到数码管上，其时钟信号由时钟产生电路提供。当主持人拨到“开始”时，计数器开始减法计数工作，并将时间显示在数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时到“0”时，输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。555的3端输出的脉冲的频率为 ，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得 。 图2 定时电路图3. 报警电路 图3 报警电路图由555定时器和三极管构成的报警电路如图4所示。其中555构成多谐振荡器，振荡频率fo143（RI2R2）C，其输出信号经三极管推动扬声器。PR为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。555 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为 555，用 CMOS 工艺制作的称为 7555，除单定时器外，还有对应的双定时器 556/7556。555 定时器的电源电压范围宽，可在 4.5V16V 工作，7555 可在 318V 工作，输出驱动电流约为 200mA，因而其输出可与 TTL、CMOS 或者模拟电路电平兼容。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输入端的电压为 2VCC /3，A2 的同相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 A1 的输出为 1，A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。4. 时序控制电路时序电路，它是由最基本的逻辑门电路加上反馈逻辑回路（输出到输入）或器件组合而成的电路，与组合电路最本质的区别在于时序电路具有记忆功能。时序电路的特点是：输出不仅取决于当时的输入值，而且还与电路过去的状态有关。它类似于含储能元件的电感或电容的电路，如触发器、锁存器、计数器、移位寄存器、继存器等电路都是时序电路的典型器件。 时序控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到开始位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。4、 总原理图及元器件清单1总原理图图4-1 八路竞赛抢答器电路图工作原理为：接通电源后，主持人将开关拨到清除状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布开始抢答器工作。定时器倒计时，扬声器给出声响提示。选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。2元器件清单表4-1 元器件清单表元件序号型号数量备注S1-S7BUTTON8弹片开关R1-R8RES.IEEE8电阻U174LS3731锁存器U274LS1481优先编码器U474LS045反向器U374LS481译码器A7SEG-DIGITAL1七段数码显示管B7SEG-BCD2BCD数码显示管U9OR_24或门U574LS1922十进制可逆计数器U75552单稳态触发器SW1SW-SPDT1单刀双置开关U8AND_21与门U9NOR_61或非门U12NAND_81与非门R13RES.IEEE1电阻R14RES.IEEE1电阻C4AUDIO330N1电容C5AUDIO330N1电容CAUDIO330N1电容Q1NPN1三极管LS1SPEAKER1蜂鸣器元器件详细介绍：74LS373:373为三态输出的八 D 透明锁存器,共有 54/74S373 和 54/74LS373 两种线路 结构型式，其主要电器特性的典型值如下(不同厂家具体值有差别): 型号 tPd PD 54S373/74S373 7ns 525mW 54LS373/74LS373 17ns 120mW 373 的输出端 O0O7 可直接与总线相连。 当三态允许控制端 OE 为低电平时，O0O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。74LS148: LS148 是将8 数据线编至二进制的3 数据线的8 线3 线优先编码器。级联电路（赋能输入端EI 和赋能输出端EO）使其不需外接电路就可进行八进位扩展。输入和输出均为低电平有效。所有输入端均有缓冲器，是一个54LS/74LS 系列的标准负载。本电路可用于：N 位编码，代码转换和产生。74LS04: 是6非门(反相器)他的工作电压5V，他的内部含有6个coms反相器，74LS04的作用就是反相把1变成0.74LS48:7448除了有实现7段显示译码器基本功能的输入（DCBA）和输出（YaYg）端外，7448还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。 由7448真值表可获知7448所具有的逻辑功能：（1）7段译码功能（LT=1，RBI=1） 在灯测试输入端（LT）和动态灭零输入端（RBI）都接无效电平时，输入DCBA经7448译码，输出高电平有效的7段字符显示器的驱动信号，显示相应字符。除DCBA = 0000外，RBI也可以接低电平，见表1中116行。（2）消隐功能（BI=0） 此时BI/RBO端作为输入端，该端输入低电平信号时，表1倒数第3行，无论LT 和RBI输入什么电平信号，不管输入DCBA为什么状态，输出全为“0”，7段显示器熄灭。该功能主要用于多显示器的动态显示。（3）灯测试功能（LT = 0） 此时BI/RBO端作为输出端， 端输入低电平信号时，表1最后一行，与 及DCBA输入无关，输出全为“1”，显示器7个字段都点亮。该功能用于7段显示器测试，判别是否有损坏的字段。（4）动态灭零功能（LT=1，RBI=1） 此时BI/RBO端也作为输出端，LT 端输入高电平信号，RBI 端输入低电平信号，若此时DCBA = 0000，表1倒数第2行，输出全为“0”，显示器熄灭，不显示这个零。DCBA0，则对显示无影响。该功能主要用于多个7段显示器同时显示时熄灭高位的零。74LS192:是双时钟方式的十进制可逆计数器。(bcd,二进制)，下面我们介绍74ls192引脚图,74ls192功能表等资料。 1.CPU为加计数时钟输入端，CPD为减计数时钟输入端。2. LD为预置输入控制端，异步预置。3. CR为复位输入端，高电平有效，异步清除。4. CO为进位输出：1001状态后负脉冲输出，5. BO为借位输出：0000状态后负脉冲输出。锁存器:锁存器定义一位钟控D触发器只能传送或存储一位二进制数据，而在实际工作中往往是一次传送或存储多位数据。为此，可以把若干个钟控D触发器的控制端CP连接起来，用一个公共的控制信号来控制，而各个数据端仍然是各自独立地接收数据。用这种形式构成的一次能传送或存储多位数据的电路称为锁存器。输出端的状态不会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。通常只有0和1两个值。典型的逻辑电路是D触发器，其字长(位数)有4位、8位等。 典型锁存器电路钟控 RS 触发器的 S 输入端，通过非门连接到 R 输入端，组成单输入触发器，通常把这个电路叫做 D 锁存器。如下图示。 当CP = 1 时,输出端的状态随输入端的状态而改变。Q n+1 = D ,存入新的数据；当CP = 0 时,无论 D 如何变化，输出端的状态保持不变。Q n+1 = Q n，存入的数据不变。为了触发器可靠的工作，要求 D 输入信号先于CP = 1 的信号，称为建立时间 t set。 锁存器的用途锁存器广泛用于计算机与数字系统的输入缓冲电路，其作用是将输入信号暂时寄存，等待处理，这一方面因为计算机或数字系统的操作都是有序进行的，通常不可能信号一到即刻处理，另一方面，也可防止输入信号的各个位到达时间不一致造成竞争与险象。译码器:是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。 译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。 译码器是典型的组合数字电路，译码器是将一种编码转换为另一种编 译码器码的逻辑电路，学习译码器必须与各种编码打交道。从广义的角度看，译码器有四类： 二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码； 代码转换译码器，是从一种编码转换为另一种编码； 显示译码器，一般是将一种编码译成十进制码或特定的编码，并通过显示器件将译码器的状态显示出来。 编码器，一般是将十进制码转换为相应的其它编码，其实质与代码转换译码器一样，编码是译码的反过程。 变量译码器是一个将n个输入变为2n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其是输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。触发器:逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系。这种逻辑关系可以用特性表、特性方程或状态转换图给出。 根据逻辑功能的不同特点，把触发器分为RS、JK、T、D等几种类型。 电路结构，是指电路中门电路的种类及组合方式。 基本RS触发器、同步RS触发器、主从触发器、边缘触发器等是指电路结构的不同形式。由于电路结构形式的不同，带来了各不相同的动作特点。 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来说，用同一种电路结构形式可以作成不同逻辑功能的触发器。 按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。 按触发方式不同分为：电平触发器、边沿触发器和主从触发器。 按电路结构不同分为：基本RS触发器和钟控触发器。 按存储数据原理不同分为：静态触发器和动态触发器。 按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器。555定时器: 555定时器555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图和外引脚排列图分别如图 2.9.1 和图 2.9.2 所示。它内部包括两个电压比较器，三个等值串联电阻，一个 RS 触发器，一个放电管 T 及功率输出级。它提供两个基准电压VCC /3 和 2VCC /3 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 C1 的同相输入端的电压为 2VCC /3，C2 的反相输入端的电压为VCC /3。若触发输入端 TR 的电压小于VCC /3，则比较器 C2 的输出为 0，可使 RS 触发器置 1，使输出端 OUT=1。如果阈值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于VCC /3，则 C1 的输出为 0，C2 的输出为 1，可将 RS 触发器置 0，使输出为 0 电平。该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图3-3所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制报警电路报警，同时以后选手抢答无效。下面结合图4具体讲一下标准秒脉冲产生电路的原理各单元电路仿真调试:抢答电路把主持人的控制开关设置为“清除”位置，用万用表检查RS触发器的 端为低电平，输出端（4Q1Q）全部为低电平。于是74LS48的4端/BI/RBO=0，显示器灭灯；74LS148的选通输入端，即5端/ST=0，74LS148处于工作状态，此时锁存电路不工作。然后把主持人的控制开关拨到“开始”位置，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，给8路抢答端口即输入端 给上低电平的输入信号，如当有选手将抢答按键按下时（如按下 ），74LS148的输出 =010， =0，经RS锁存器后，74279的输出1Q,即CTR=1，/BI/RBO =1，74LS279处于工作状态，输出端4Q3Q2Q=101， =0，经RS锁存器后，出“5”。此外，CTR=1，使74LS148仍处于禁止工作状态，其它按键的输入信号不会被接收。定时电路用示波器检查555的输出波形是否为1Hz的方波信号，如不是对555的外围电路进行调整达到要求为止。给74LS192的数据输入端设定一次抢答的时间，如35秒（00110101）的八位数据。观察显示器的显示时间是否进行减计数。有问题按原理进行修改。时序控制及报警电路 主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢答工作状态。 当参赛选手按动抢答按键时，扬声器发声，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。整体仿真调试: 开始时，主持人将控制开关接地，抢答电路部分锁存器74LS279的状态输出全为0，74LS48的灭灯输入与锁存器74LS279的Q1相接，故抢答电路无显示（清除）；与此同时，在计时电路部分，减法计数器74LS192的预置数端为0，将事先的预置数送入减法计数器中。当主持人按键弹起时，计数器开始计数工作，抢答开始。在没有人按键且抢答时间没到时，优先编码器/Yex输出为1，计数器BO2输出为1，74148的5端，即 0, 而 优先编码器和计数器都正常工作；当在规定时间有人按下抢答按键时，/YEX输出为“0”， CTR=1，/ST=1，优先编码器停止工作，此后选手的抢答无效，电路将按键者的编号显示在LED上；同时，CTR=1，计数部分的计数脉冲 =0，计数器停止工作，此时的倒计时时间记录并显示在LED上；74148的/Ys端由1跳变到0，74121有状态2，即Q输出暂态高电平，蜂鸣器连续发声报警，持续时间为 =4.3秒。如果在规定时间内无人抢答，BO2由1跳变到0，74121有状态2， Q输出暂态高电平，蜂鸣器连续发声报警持续时间为 =4.3 秒；ST=1，抢答电路停止工作，此后的抢答按键无效。5、 结论我所设计的抢答器是一种比较简易的抢答器，没有使用特别多的，复杂的元器件。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。本抢答器的电路主要有四部分组成：抢答器和显示电路、时序控制电路、报警电路以及定时电路。本作品可以实现以下几个功能： 1、具有清零装置和抢答控制，可由主持人操纵避免有人在主持人说“开始”前提前抢答违反规则。 2、具有定时功能，在30秒内无人抢答表示所有参赛选手获参赛队对本题弃权。 3、30秒时仍无人抢答其报警电路工作表示抢答时间耗尽并禁止抢答。此抢答器还需要改进的地方：1、抢答器的编号与显示可以改进为“1-8”，这样才比较符合现实情况。2、定时电路的时间是固定好的，不能更具实际情况让主持人修改。毕业设计是每个学生走出大学前经历的最后一次重要的考验