MT8980交换电路的设计.docx

Harbin Institute of Technology课程设计说明书（论文）课程名称： 课程设计 设计题目： MT8980交换电路的设计 院 系： 电子与信息工程学院 班 级： 0805102 设 计 者： 董超 学 号： 1080510203 指导教师： 赵洪林 哈尔滨工业大学2011年12月28日星期三哈尔滨工业大学课程设计任务书姓 名：董超 院 （系）：电子与信息工程学院专 业：通信工程 班 号：1080510203 任务起至日期： 2011年 12 月7日至 2011 年 12月28日 课程设计题目： MT8980交换电路的设计 已知技术参数和设计要求：根据给定主要功能要求和主要元器件，设计一个完整的MT8980交换电路。(1) 掌握时分复用电路交换的原理(2) 查找MT8980时分复用交换电路芯片资料(3) 设计MT8980交换电路(4) 给出电路原理图。 工作量：1. 掌握时分复用电路交换的原理2. 查找MT8980时分复用交换电路芯片资料3. 设计MT8980交换电路4. 给出电路原理图5. 打印论文工作计划安排：1. 掌握时分复用电路交换的原理，查找MT8980时分复用交换电路芯片资料一周2. 设计MT8980交换电路，绘制电路原理图一周3. 打印论文 一周 同组设计者及分工：每人一组单独完成 指导教师签字_ 年 月 日 教研室主任意见： 教研室主任签字_ 年 月 日 *注：此任务书由课程设计指导教师填写。MT8980交换电路的设计一、 设计思想利用MT8980芯片，设计时分复用交换电路。二、 设计原理1) 时分复用电路交换原理时分多路复用是按传输信号的时间进行分割的，它使不同的信号在不同的时间内传送，将整个传输时间分为多时间间隔，又称为时隙，每个时间片被一路信号占用。时分复用就是通过在时间上交叉发送每一路信号的一部分来实现一条电路传送多路信号的。电路上的每一短暂时刻只有一路信号存在。因数字信号是有限离散值，所以时分复用技术广泛应用于包括计算机网络在内的数字通信系统，而模拟通信系统的传输一般采用频分复用。时分复用是以信道传输时间作为分割对象，通过多个信道分配互不重叠的时间片的方法来实现，因此时分多路复用更适用于数字信号的传输。它又分为同步时分多路复用和统计时分多路复用。采用基带传输的数字数据通信系统，如计算机网络系统、现代移动通信系统等。通常采用的技术有：STDM同步时分多路复用技术和ATDM异步时分多路复用技术。同步时分复用采用固定时间片分配方式，即将传输信号的时间按特定长度连续地划分成特定的时间段（一个周期），再将每一时间段划分成等长度的多个时隙，每个时隙以固定的方式分配给各路数字信号，各路数字信号在每一时间段都顺序分配到一个时隙。由于在同步时分复用方式中，时隙预先分配且固定不变，无论时隙拥有者是否传输数据都占有一定时隙，这就形成了时隙浪费，其时隙的利用率很低，为了克服STDM的缺点，引入了异步时分复用技术。异步时分复用（ATDM）技术又被称为统计时分复用技术（Statistical Time Division Multiplexing），它能动态地按需分配时隙，以避免每个时间段中出现空闲时隙。ATDM就是只有当某一路用户有数据要发送时才把时隙分配给它；当用户暂停发送数据时，则不给它分配时隙。电路的空闲时隙可用于其他用户的数据传输。另外，在ATDM中，每个用户可以通过多占用时隙来获得更高的传输速率，而且传输速率可以高于平均速率，最高速率可达到电路总的传输能力，即用户占有所有的时隙。我国采用的是30/32路PCM基群结构，即在传输数据时先传第1路信号，然后传第2路信号，第3路信号直到传完第32路，再传第1路，第2路如此循环下去。每一路信号占用的不同的时间位置，称为时隙，用TS0、TS1、TS2、TS31来表示。其中TS0用于传输同步码、监视码、对端告警码组（简称对告码）；TS16用于传输信令码；TS1TS15传前15个话路的话音数字码，TS17TS31传输后15个话路的话音数字码，显然，在32个时隙中只有30个时隙用于传话音数字码，记作PCM30/32。PCM30/32基群帧结构如图：话音信号数字化后在PCM线上传输时, 一个话路占用一个时隙。对数字信号进行交换实际上是实现时隙交换, 时隙交换就是把PCM入端某个时隙的信息交换到PCM出端的另一个时隙中去, 程控数字交换机必须能够进行时隙交换。T型接线器的作用是完成一条PCM 复用线上各时隙间信息的交换。T型接线器由话音存储器(SM)和控制存储器(CM)两部分组成。语音存储器是用来暂时存储话音脉码信息的，故又称“缓冲存储器”。控制存储器是用来寄存话音时隙地址的，又称“地址存储器”或“时址存储器”。T型接线器的工作方式有两种: 一种是“顺序写入, 控制读出”方式。另一种是“控制写入, 顺序读出”方式。在这里顺序写入和顺序读出中的“顺序”系指按照话音存储器的地址顺序，受时钟脉冲来控制，而控制读出和控制写入的“控制”是指按控制存储器中已规定的内容来控制话音存储器的读出或写入。至于控制存储器的内容则是由处理机控制写入和清除的。T型时分接线器(控制读)T型时分接线器(控制写)数字交换机中的S型接线器的作用, 是完成不同PCM 复用线之间的信码交换。它主要是由交叉点矩阵及控制存储器(CM) 所组成。当接至数字交换网的PCM复用线为两条或两条以上时, 就需要采用S型接线器来完成复用线之间的交换。入线控制的S型接线器出线控制的S型接线器2) MT8980芯片简介MT8980是MITEL公司生产的一种CMOS大规模集成电路，它能在微机控制下，实现8条PCM 32路基群码流共256个时隙的无阻塞交换。它可应用于程控数字交换系统及办公自动化系统中，是一种功能很强值得推广应用的专用集成电路。该电路具有8条PCM32路基群码流的串行输入和8条PCM32路基群码流的三态串行输出，可同时保证256个数据通道的无阻塞交换，并具有微处理器控制接口。它采用单电源供电，电源电压为+5V。功耗较低，典型值为150mW。该电路采用双列直插陶瓷工艺封装形式。MT8980引脚图如下图所示该芯片有STI0STI7八个串行输入通路：STO0STO7八个串行输出通路。每个输入通路上能够接收2.048Mbit/s的码流。2.048Mbit/s对应着32个话路的语音信号的PCM码流。因此该芯片能同时接收256(328)个话路的语音信号码流。在CPU的控制下可以实现这256个话路中间的任意两个话路之间的交换。C4I是芯片的输入时钟，频率为4.096 MHz，它给芯片的输入输出码流定位。F0I是2.048Mbit/s码流的帧同步信号。通过控制接口CPU可以对芯片内部的寄存器进行读写。A0A5是微处理器接口时地址信号输入。D0D7是微处理器接口时双向数据输入/输出（三态）。CS是片选信号输入, 低电平有效。DS是微处理器接口时数据输入选通信号, 高电平有效。R/W是微处理器接口时读、写控制信号, 若输入高电平，为读出；若输入低电平，则为写入。ODE是输出驱动允许。若该输入保持高电平, 则STO0STO7输出驱动器正常工作; 若为低电平, 则STO0STO7呈高阻。CSTO是控制总线输出。每帧由256 b 组成, 每码元为接续存储器高位256个存贮单元第1位的值。第0码流相应的码元先输出。DAT是数据应答信号输出(开漏输出)，它为微处理器接口时数据证实信号, 若此端下拉至低电平，电路处理完数据, 通常DAT经909接+5V。在芯片内部各个输出通路中的每个时隙都对应着两个连接寄存器(低位寄存器、高位寄存器)，另外还有一个控制寄存器，通过对这些寄存器的设置可以使MT8980完成各种功能。串行PCM数据流以2.048Mbit/s速率分八路由STI0STI7输入，经串/并变换，根据码流号和信道号依次存入2568比特数据存储器的相应单元内。控制寄存器通过接口，接受来自微处理器的指令，并将此指令写入到接续存储器。这样，数据存储器中各信道的数据按照接续存储器的内容，以某种顺序从中读出，再经复用、缓存、经并/串变换，变为时隙交换后的八路2.048Mbit/s串行码流STO0STO7，从而达到数字交换的目的。如果不再对控制寄存器发出命令，则电路内部维持现有状态，刚才交换过的两时隙将一直处于交换过程，直到接受新命令为止。接续存储器的容量为25611位，分为高3位和低8位两部分，前者决定本输出时隙的状态；后者决定本输出时隙所对应的输入时隙。另外，由于输出多路开关的作用，电路还可以工作于消息或报文模式，以使接续存储器低8位的内容作为数据直接输出到相应的时隙中去。MT8980的全部动作均由微处理器通过控制接口控制。外部CPU可以读取数据存储器、控制寄存器和接续存储器的内容，并可向控制寄存器和接续存储器写入指令。此外，还可置电路于分离方式，即微处理器的所有读操作均读自于数据存储器，所有写操作均写至接续存储器的低8位。三、 MT8980与CPU之间的接口设计MT8980与CPU之间的接口信号主要有：地址线A0A5、数据线线D0D7、片选信号CS、读写控制信号R/W，另外还有选通信号DS、回应信号等。当片选信号CS为低电平时，CPU可对MT8980内部的寄存器进行读写，DS和DAT作为CPU和MT8980之间数据交换的同步信号。在DS信号的上升沿时刻，如果MT8980的片选信号、数据线、地址线以及读写信号有效，则CPU开始对MT8980进行读或写操作。当MT8980与CPU之间完成相应的数据发送或者接收之后，MT8980的DTA送出一个下降沿，表示这次数据交换完成，可以进行下一项操作。本系统采用89C51作为CPU，AT89S51与MT8980之间的接口电路示意图如图所示。VCC：电源电压输入端。GND：电源地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 PDIP封装的AT89S51管脚图P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口除了作为普通I/O口，还有第二功能：P3.0/RXD（串行输入口）P3.1/TXD（串行输出口）P3.2/INT0（外部中断0）P3.3/INT1（外部中断1）P3.4/T0（T0定时器的外部计数输入）P3.5/T1（T1定时器的外部计数输入）P3.6/WR（外部数据存储器的写选通）P3.7/RD（外部数据存储器的读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。I/O口作为输入口时有两种工作方式，即所谓的读端口与读引脚。读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。只有读端口时才真正地把外部的数据读入到内部总线。89S51的P0、P1、P2、P3口作为输入时都是准双向口。除了P1口外P0、P2、P3口都还有其他的功能。RST：复位输入端，高电平有效。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：地址锁存允许/编程脉冲信号端。当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的低位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。PSEN：外部程序存储器的选通信号，低电平有效。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。EA/VPP：外部程序存储器访问允许。当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL