半导体测试项目简介.doc

半导体测试项目简介半导体测试项目简介9&I5c+O;_+x,z半导体技术天地半导体技术天地4c;b!w7HR-J半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless&r9v:M&$v8H目录：#O/tN:I6X1， 测量可重复性和可复制性(GR&R)*p w R-$a30w半导体技术天地2， 电气测试可信度（Electrical Test Confidence）(ct%A+5t3， 电气测试的限值空间（Guardband）:r1S/K4S%A7D)!r4， 电气测试参数 CPK半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless9a!o3u%A/Z65o4C5， 电气测试良品率模型（test yield)/m,o9s,D-#b(S.v6p6， 晶圆测试和老化(Waferlevel Test and burn-in)$V%5T5-m#?+半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless7， Boundary-Scan 测试 / JTAG 标准!8P$z.?7#I8v$+j9j8， 自我测试电路（Built-in Self Test)半导体技术天地5w+J1?0n6|%#x9， 自动测试图形向量生成（ATPG）*+X%E17V&V6w3y+p/x;j*E1y$v2eZ0ui:)R3R1-GR&R是用于评估测试设备对相同的测试对象反复测试而能够得到重复读值的能力的参数。也就是说GR&R是用于描述测试设备的稳定性和一致性的一个指标。对于半导体测试设备，这一指标尤为重要。8q5b/W+Nh%D&O7#Wu!e5b.e从数学角度来看，GR&R就是指实际测量的偏移度。测试工程师必须尽可能减少设备的GR&R值，过高的GR&R值表明测试设备或方法的不稳定性。3f%r;C.d0t B+J6f*|+D,i,9?5k半导体技术天地如同GR&R名字所示，这一指标包含两个方面：可重复性和可复制性。可重复性指的是相同测试设备在同一个操作员操作下反复得到一致的测试结果的能力。可复制性是说同一个测试系统在不同操作员反复操作下得到一致的测试结果的能力。4v.km/A&I*Qv7xw2M;S(:s*?0;J半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless当然，在现实世界里，没有任何测试设备可以反复获得完全一致的测试结果，通常会受到5个因素的影响：半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless;w1a6E92N#_1， 测试标准半导体技术天地9M8K-7K;2%v5i2， 测试方法半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless-E&K6u2U2kR3|/8a1K3， 测试仪器半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless:v0m+P-T$3r$9C(sJ(Z4， 测试人员半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless1q6B22d# G0J5S:bu5， 环境因素&I*Q1B33*E2?7U/ml所有这些因素都会影响到每次测试的结果，测试结果的精确度只有在确保以上5个因素的影响控制到最小程度的情况下才能保证。.u1g-L6kP#d1半导体技术天地2Z6B0n1/0a1y半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless有很多计算GR&R的方法，下面将介绍其中的一种，这个方法是由Automotive Idustry Action Group(AIAG)推荐的。首先计算由测试设备和人员造成的偏移，然后由这些参数计算最终GR&R值。77g*4/8V9Dc3O9O0g i8i6p5f4EEquipment Variation (EV)：代表测试过程（方法和设备）的可重复性。它可以通过相同的操作员对测试目标反复测试而得到的结果计算得来。9w;d&l3y1f%h半导体技术天地Appraiser Variation (AV)：表示该测试流程的可复制性。可以通过不同操作员对相同测试设备和流程反复测测试所得数据计算得来。!s)m$x5T0I#l半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless3G-4&Q65hGR&R的计算则是由上述两个参数综合得来。o v!7s0O6S0p#E.B%N5c&A8y必须指出的是测试的偏移不仅仅是由上述两者造成的，同时还受Part Variation（PV）的影响。PV表示测试目标不同所造成的测试偏差，通常通过测试不同目标得到的数据计算而来。8b4K#b:p3k/k%b/G#$_半导体技术天地9l7b4Y.D;r+m9E现在让我们来计算总偏差：Total Variation （TV），它包含了由R&R和PV所构成的影响。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless8f&:q,F)D0N8p半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless&B+J+ug!_4i5T!STV = sqrt(R&R)*+ PV*);s*1S:J2N/l,p9D4L半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless)w$W4c7v(6s:?-mr1t*B8y在一个GR&R报表中，最终的结果往往表示成：%EV, %AV, %R&R,和 %PV。他们分别表示EV,AV,R&R和PV相对TV的百分比。因此半导体技术天地(y4_:9f4p?$p.go5T-M/|9|%EV=(EV/TV)x100%,N U2c;H5V%AV=(AV/TV)x100% v -y0i7)li6L%R&R=(R&R/TV)x100%#T6H06G/K;?)Z%PV=(PV/TV)x100%7V3t6a5V5D&i8j+半导体技术天地.l&t&s3*c$S3G)d%R&R如果大于10%，则此测试设备和流程是良好的；%R&R在10%和30% 之间表示可以接受；如果大于30%则需要工程人员对此设备和流程进行改良。)2C3L4w1J+r7M.*|半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless:5H/|-R8A#A/Q/a/-q*3f$t6F84B6B*t4i#C4!z7V*DA%2-电气测试可信度（Electrical Test Confidence）0p*M6u(p7?8H-n9K半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless/x*l%G6j,A很多测试工程师都会发现测试的结果往往都不能预见，即使是用最先进的ATE也不能保证测试结果的正确性。很多情况下，必须对产品重新测试（retest），浪费了大量时间。%-P3_5Q8f&g.f4t9C(1K4P1b9P)I5K6a1K+i%b._电气测试可信度简而言之就是衡量一个测试设备提供给使用者测试结果正确性的指标。一个电气测试可信度很高的测试设备无需作重复的retest，从而节省大量宝贵的测试时间。1e:b.I.s;Z/z(q1Z半导体技术天地5:P9L:9C%y+t如果把第一次测试下来的失效器件（rejects）重测，其中有些可能会通过测试，原因在于原始的错误可能由测试设备造成的，而非器件本身。这样的失效被称为“非正常失效”（invalid），测试可信度可以通过衡量这些“非正常失效”的数量来计算。-a*?7Q1S4/w1E lo半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless&KP/d%I)b$S:d非正常失效产生有很多原因：.S+N0A7r*P91， DUT和测试头之间接触不良!s/W7IM8V$H-V2， 测试设备硬件问题:R+q)+S1a(F$K!x半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless3， 不合理的硬件搭构&H;t15E9R#g4， 金属接触面氧化或污染导致接触失效 o3Wn/|9c!j+u w;O5， 测试环境湿度过高半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless!6G-8s-D78p&t#Z5B9k+S6， GR&R过高8d2I!V5;Q4Y$z!y半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless半导体技术天地)D7A9j-G-E$Z1Z0A/O#M*w:其中第一条是很多测试工程师面临的普遍问题，其原因有：半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless6.Q8#r+8L46Q&C7Q1， DUT引脚和接触面没有对齐7v9 y:M4y9*h半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless2， 接触器件老化7X1R/Z;I%5z,Y半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless3， 接触器件氧化和污染5U;4a3Z;Z#ia半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless4， 接触面湿度太大半导体技术天地r1yU3uo+N/z+z半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless4/E7p)iw.很多公司试图解决这个问题，毕竟其他的问题可以在产品测试正式release之前解决：2N(?!c4v/)1， 测试程序调试和设计o2L$x9w1f70L2A半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless2， 正确设置测试限值p6H&B#A-H9b+I-c+r&M%Y3， 使用性能优良的测试设备+d%E;r&q4N2Y6D8x!d$f4， 使用可靠的接触件#o,w h%B0R-?9D5$B半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless5， 测试环境优化等等半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless$E)X*Q;(_/Q ,L91k1Q65h,h2B8|由此可见，电气测试可信度很大程度上依赖于电气接触可靠性。具体的说，就是电气测试中各部件正确良好接触的几率。90%的电气测试可信度就表示平均100个被测器件中有90个获得良好接触而其他10个则遇到了电气接触问题。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless*Y!f2Z$p5u2m.X%9Z#Vw通过几轮的重测可以将这些非正常失效器件变成好的器件，因此重测获得的非正常失效器件的数量也由电气测试可信度决定。4u-t.b5|#z+L 7o-e9g5b%假设初测成品率为Y1,那么这批产品真正的成品率为Y=Y1/C，其中C为该系统电气测试可靠度。0L0A5L-C:s;V K7C(K半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless如果这批产品重测成品数量为R2，R2=Q(1-Y1)，其中Q为产品总数。-x7;9)w#Z6w半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fablessU,Q g)D.J半导体技术天地重测成品率为YY，YY = Rinvalid/R2 而 重测后增加的成品率Y2 = (Rinvalid/R2) x C. 半导体技术天地-R*g o$g-o4e$t3r*-5&通过计算可得：C = 1 - Y2(1-Y1) / Y1 /R$S*n8t03t+v;k半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless&L$g$m&F1U F半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fablessC：测试系统测试可信度半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless/A8?1n$k8MQ!N;a;PY1：初测成品率,a7q8h(V,/87O!j;_2CvY2：重测后成品率7?3H%|2S8N5f+B20B*F04H+Y半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless有人观察过RFIC测试的结果得出如下结论：:H2L4e2n-p.Y6J2O0半导体技术天地1， C小于85%的测试是不合理的，应该重写半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless8M5L/R;L7p*W(a-i2， C大于95%的测试无需重测3$w(v2n:#P$P3， C在85%和95%之间的需要重测/Z)0p3K:-_ i-g/%I2l*w,b3M当然以上数据不一定适合所有公司和所有产品，公司的测试经理应该通过计算得适合自己产品的测试原则，这是对测试专业人员提出的挑战。%d1A9C(K5k,e%1I4S)q&u.W半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless半导体技术天地/N&k-T6R(#b!p;c69o7T-w1Z+h.%R%O;I1%R半导体技术天地7k6o9p2V*I&u5m/q3R*R6 GT;q-5Q+A4G&H+D Z7a6j半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,/q2V-_-W()M3G*R)V3-电气测试的限值空间（Guardband）J5,4w;J8MJ6k)t半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless$s;v:t,c#d;1M0?)O半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fablessd:i7p-j)r/n很多测试工程师认为电气测试参数的限值就是在进行参数测试的时候设定的允许范围，电测限值的使用是为了在产品量测的时候相对产品电气标准参数更保守，从而降低客户使用产品时出现问题的几率。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless8T*H9w(j$a+R8ou0g&U)b#s*e9w,t半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless在大部分半导体测试工序中，往往采用两个版本的测试程序：4%O2a/B91， 产品量测程序半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless2v+S L)A0v$r1i92K2， 质量确认程序（QA）)T,?#q$z;p6q!p)k&W P!L:a&O!o%R&g:M4F3k(Q前者用于产品量测线上，后者则用于抽样测试。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless1x1T#F1P5A(_1O8!T0Y3VQA测试用于确保通过量测的产品是真正的没有问题，由于被测器件已经通过量测程序，理论上他们应该100%通过QA测试。因此，QA不通过的器件将被重点调查。:GT0R*B;|*i*p!q-y3B6V4H)u.2*N7B%(NQA测试程序是根据产品参数标准来设计的，而量测程序则是使用了更加严格的测试限值。很多测试同时有上下限值，在这种情况下，必须保证两者都是用更加严格的限值。(6/N B%j6z$e5X7Y-y5w(p h*c$T 6)K2l半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless那么，为什么在量测和QA之间有一个限值空间呢？答案在于没有两个测试系统的完全一致的，两个系统总会给出不同的测试量结果。这可能导致一个器件在不同系统上测试得到不同的结果，事实上即使同一个系统上多次测试的结果也可能不尽相同。)G;n(1Y+ZS:O半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless$k6g7I$V%d4G$F半导体技术天地测试系统的不一致性原因很多，而且很难全部解决，这也是为什么在量测和QA测试之间留置限值空间的原因。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless0X(h%x/d0p(D(ZG/x0+p;i2B,Z;G4F;#Z半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless-d.l6P6z1W7B(Q9y*r;F6xi5J.F$U4,s%l半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless:;P Dl3v)a半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless4-电气测试参数 CPK2Z9Z%L;N#Tj/c:b%p-?半导体技术天地&x2T53C:b(M:O$G/i7SCPK = process capability index.半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless1M6K -n-e1B$!F&ME;X)Z7_1-p7P半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless一个工序的性能可以由结果的集中度和距离标准的偏移度来衡量。对于一个结果可以由正态分布表示的工序来说，它的性能可以由CpK来表示。+r$,5T6m/X9I)V/;g;#H/m/S,b2半导体技术天地一个工序的CpK指数表示该工序输出结果在上下限之间的集中度和偏移度。实际上，CpK代表了输出结果的和平均值之间的距离和比较近的标准限值之间的比率。（也就是3个sigma）2o)Zn:y/A/v$t+t/y t C+p!P!R-WG如果结果的平均值更靠近下限（LSL），假设标准差为Stdev,那么Cpk = (Mean-LSL) / (3 Stdev)。如果结果平均值更靠近上限（USL）那么Cpk = (USL-Mean) / (3 Stdev)。0X9a,G.G/jM-p+u1r!s半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,%W1s:PO(G6G理想情况就是输出值一直在分布的正中间，那么Stdev=0,CpK=无限大。9Z g5b.J!L%X)+pF$V,hA半导体技术天地当输出值离中间值越来越远，CpK将减小。CpK减小代表了该工序产生结果在标准限值之外的可能性怎增大了。因此，每个CpK的值可以表示相应的失效比率（PPM）。半导体技术天地(d;c,a(M8_$C3U(半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless/D+F,WW.q9&S.U!A/0F下表列出CpK和相应的PPM值，在半导体业中，CpK的标准值应在1.67左右，最低不能低于1.33。3V#8w/I;F#x5A/NCpK在半导体测试中用于描述测试工序的稳定度，它只适用于测试结果呈正态分布的情况下。CpK衡量两个指标：&o:K:l1v0c6q1， 测试结果靠近中间值的距离/6Z7N$I(z7G2， 测试结果分布情况半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless:l(i7E+N6d:SN8h,S,.q0d半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fablessCpK越高表示测试工序越好。,+m5g1d2h1K9Rz0+J69A+m;k9V13N):s在电气测试中，CpK只能用于有数量读值并能构成正态分布的测试结果。9H,|+H0I1H1?5C#M5q半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless*3c/J3U%?4j6I4一个低的CpK暗示了3件事：,(M(Y,m;S1， 结果的平均值远离中间值.VO$n#A# w o2半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless2， Stdev太大74B;Q!G,9u半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless3， 两者皆是半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless&G2Z+Q1c0B!G0o-*F5r1x0h半导体技术天地测试工程师因该能够通过观察CpK变化寻找提高CpK的方法。/WO.Z.W6l(d-l%Q$D)f&y%P$K)i半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless推荐的解决方法有：排出无效数据，维修出错的测试设备，调试测试程序，重新定义上下限值。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless5L&s*Oo%W;M*(D.J3D;b%K8I/h;E7O半导体技术天地;KC+#$y4 r(-y-i1h.Sh)3o&R(j4x;9;g!|56&q半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless5-电气测试良品率模型t/Sr72g9M!_- X半导体技术天地半导体技术天地0+!_5whfb)7-Y6:良品率就是通过电气测试的器件数量和器件总数量的比例，同常用百分比来表示。所有半导体厂商想方设法提高良品率，低良品率意味着成本的提高。良品率低的原因有很多，包括工艺问题，产品设计问题等等。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless%t t1j#127X9R:M(T$i#x)0Y:P2X-e-s8Z5T/U #G.j(j(H下面举例说明工艺问题导致良品率低：.R-X.p%J(|%(Q1， 氧化层厚度不匀*P+to2R+V%J%R&G3h2， 参杂浓度不匀，导致某些区域的电阻增大,)O(H$h+p(_半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout