自动电子钟设计毕业设计.doc

燕 山 大 学 课 程 设 计 说 明 书燕山大学课 程 设 计 说 明 书题目： 自动电子钟 学院（系）： 年级专业： 学 号： 学生姓名： 指导教师： 教师职称： 共 页 第 页燕山大学课程设计（论文）任务书院（系）： 基层教学单位：电子实验中心 学 号学生姓名专业（班级）设计题目自动电子钟设计技术参数 用24小时制进行时间显示；能够显示小时、分钟和秒； 时和分有校正功能； 整点报时，蜂鸣3秒。 上电后从“00：00：00”开始显示。设计要求 采用6个动态数码管显示时间。工作量学会使用Max+PlusII软件、Verilog HDL语言和实验箱；独立完成电路设计，编程下载、连接电路和调试；参加答辩并书写任务书。工作计划1. 了解EDA的基本知识，学习使用软件Max+PlusII，下发任务书，开始电路设计；2. 学习Verilog HDL语言，用Verilog HDL进行程序设计；3. 学习使用实验箱，继续电路设计；4. 完成电路设计；5. 编程下载、连接电路、调试和验收；6. 答辩并书写任务书。参考资料数字电子技术基础.阎石主编.高等教育出版社.EDA课程设计A指导书.指导教师签字基层教学单位主任签字说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。2014年 1月 10日 共 页 第 页目 录第1章 摘要1第2章 引言2 第3章 基本原理3 3.1 计数3 3.2 校正3 3.3 动态数码管显示3 3.4 整点报时4第4章 参数设计及运算5 4.1 系统的设计要求5 4.2 系统的总体设计5 4.3 系统的设计思路5 4.4 波形仿真6 4.5 管脚锁定及硬件连线9 4.6 源程序9第5章 结论 14心得体会 15参考文献 16 共 页 第 页第1章 摘要摘要 电子设计自动化 Electronic Design Automation （以下简称EDA）技术已经代替传统的集成电路设计方法，逐渐成为电子系统设计者的主要设计手段。MAXplus是EDA仿真软件之一。具有功能强大、界面友好和使用方便等特点，是目前教育与工业界流行的集成电路辅助设计软件。MAXplus是一种在电子技术工程与电子技术教学中广泛应用的优秀计算机仿真软件，被誉为“计算机里的电子实验室”。本文介绍了一种基于MAXplus软件设计数字电子钟的方法。 本文主要通过maxplus软件编程设计了三个模块：计时校正模块、数码管显示模块、整点报时模块，用来实现自动电子钟的24小时制计时、时分校正、整点报时、时间显示以及复位清零等功能，最后通过波形仿真、试验箱上箱，验证实现了自动电子钟的功能。关键词 EDA MAXplus软件 数字电子钟第2章 引言随着计算机在国内的逐渐普及，计算机已经深入到每一个行业，计算机与每个工作领域紧密地联系在了一起。使用计算机可以大大提高工作效率。电子技术作为信息化社会的重要技术基石，已经成为20世纪下半叶乃至21世纪发展最迅速、最活跃、最具有渗透力的技术。实现信息化的网络及其关键部件不管是各种计算机还是通讯电子设备，它们的基础都是集成电路。集成电路技术发展至今，全世界数以万亿美元计的设备和科技投入，已使电子技术形成非常强大的产业能力。电子技术水平发展如此迅速，在于它具有极大的市场应用需求。科学技术发展到今天，衡量许多电子产品技术含量高低在很大程度上取决于电子技术的引入水平。然而，孤立地发展电子技术是没有出路的，它必须同各种生产实践相结合，以社会需求为动力。随着计算机新技术的发展以及电子系统设计新需求的上升，技术竞争需要的是对新器件应用的需求，集成电路专业设计人员需要的是贯穿电子设计过程始终的最小人工花销、最强的自动化设计手段。正是在这种强烈的技术要求推动下，产生了电子设计自动化EDA(Electronic Design Automation) 技术，EDA是新崛起的现代化电子设计手段。EDA技术的关键之一是EDA工具，EDA工具是指以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果而研制成的电子设计通用工具软件，本文就是介绍一种EDA工具自动电子钟。第3章 基本原理3.1 计数计数部分分为秒、分、时计时三个子部分。当模式开关mode为低电平时，为计数。由时钟信号clk_1Hz对秒进行计数，每来一个时钟信号，则秒加1，当秒计数达到59后，则在下一个时钟信号来临时向分进1，同理，当分计数达到59后，在下一个由秒进1信号来临时，向时进1。在达到23:59:59时，从00:00:00开始计时，如此循环。秒、分计数电路为60进制，时计数电路为24进制，下面以秒计数器为例，说明计数器的工作原理：当有时钟信号时，秒计数电路对秒的个位（即低四位）进行判断，如果为9，再对十位进行判断，若十位为5，则个位和十位均置零，同时向分计数电路进1；若十位不为5，则个位置零，十位加1。如果个位不为9，则个位加1，如此循环。3.2 校正校正部分分为对分校正与对时校正两个子部分，由turn1开关进行选择。当mode为低电平且turn1为高电平时，对分校正，否则对时校正。在分校正工作时，每来临一个clk_1Hz信号，就对分自动加1，当校正到所要求的时间时，按下mode开关键，使mode为0进入正常计时模式。3.3 动态数码管数码管显示部分实现对时间的24小时制显示，如19:45:32，是该系统最终的显示模块。该模块在频率为750kHz的脉冲信号GPCLK作用下，对6位8段动态数码管进行高频扫描，S2,.,0为位选信号，对要显示的数码管进行选择，Q6,.0为段选信号，对数码管要显示的段进行选择。下面介绍一下动态数码管原理及扫描原理：LED有段码和位码之分，所谓段码就是让LED显示出“8.”的八位数据，一般情况下要通过一个译码电路，将输入的4位2进制数转换为与LED显示对应的8位段码。位码也就是LED的显示使能端，对于共阳级的LED而言，高电平使能。要让8个LED同时工作，显示数据，就是要不停的循环扫描每一个LED，并在使能每一个LED的同时，输入所需显示的数据对应的8位段码。虽然8个LED是依次显示，但是如果频率足够高，受视觉分辨率的影响，看到的现象是8个LED同时工作。图1.1为段数码管原理电路。图1.1 7段数码管电路多个数码管动态扫描显示，是将所有数码管的相同段并联在一起，通过选通信号分时控制各个数码管的公共端，循环点亮多个数码管，并利用人眼的视觉暂留现象，只要扫描的频率大于50Hz，将看不到闪烁现象。动态数码管段选端真值表如表一：表一 数码管段选端真值表输入数码管输出数码管显示值Q3Q2Q1Q0hgfedcba00000011111100001000001101001001011011200110100111130100011001104010101101101501100111110060111000001117100001111111810010110011193.4 整点报时整点报时部分需要在整点时刻蜂鸣3秒，实现报时。当检测到分、秒同时为零时，给蜂鸣器输出三秒的高电平即可使蜂鸣器工作，实现该功能。第4章 自动电子钟的设计4.1 系统的设计要求要求设计一个用24小时进制显示时间的自动电子钟，需要实现以下功能：用24小时制进行时间显示，能够用6个数码管显示小时、分钟和秒；时和分有校正功能；整点报时，蜂鸣3秒；上电后从“00：00：00”开始显示。4.2 系统的总体设计将该自动电子钟命名为dianzizhong，根据该自动电子钟的设计要求，其外部端口如图1.1所示。 图1.2 自动电子钟的外部端口各个I/O端口的作用：（1）clk_1HZ为频率为1Hz的外部时钟信号，为计数器和校正提供触发信号；（2）GPCLK为频率为750kHz的外部时钟信号，为动态数码管提供扫描信号；（3）mode为模式选择开关，控制电子钟进行计时还是校正功能；（4）clr为复位开关，负责对电子钟进行清零；（5）turn1为校正选择开关，决定电子钟是对分进行校正还是对秒校正；（6）SS2,.,0与Q6,.0共同完成对时间的显示，SS2,.,0为位选信号，对要显示的数码管进行选择，Q6,.0为段选信号，对数码管要显示的段进行选择；（7）shuchu为报时功能实现接口，用于控制蜂鸣器工作，当shuchu=“1”时，蜂鸣器工作，表示时间为整点。4.3 系统的设计思路根据设计要求，该自动电子钟系统分为三个模块：计时校正模块、数码管显示模块、整点报时模块。设计的总体结构如图1.3所示。下面说明各组成部分的功能：（1）计时校正模块（modes）：实现对时间的计时与校正，是整个系统正常工作的基础与核心。计时与校正的控制是依靠模式开关mode实现的，当mode为低电平，进行计时，否则进行校正。计时部分分为秒、分、时计时三个子部分，由时钟信号clk_1Hz对秒进行计时，每来一个时钟信号，则秒加1，当秒计数达到59后，则在下一个时钟信号来临时向分进1，同理，当分计数达到59后，在下一个由秒进1信号来临时，向时进一，在23:59:59时，从0开始计时；校正部分分为对分校正与对时校正两个子部分，由turn1开关进行选择，当turn1为高电平时对分进行校正，否则对时校正。当mode为低电平且turn1为高电平时，对分校正。每来临一个clk_1Hz信号，就对分自动加1，当校正到所要求的时间时，按下mode开关键，进入正常计时模式。（2）数码管显示模块（shumaguan）：实现对时间的24小时制显示，如19:45:32，是该系统最终的显示模块。该模块在频率为750kHz的脉冲信号GPCLK作用下，对6位8段动态数码管进行高频扫描，S2,.,0为位选信号，对要显示的数码管进行选择，Q6,.0为段选信号，对数码管要显示的段进行选择。在频率足够高的情况下（一般大于50Hz），所显示的数字便是静态的；（3）整点报时模块（zhengdianbaoshi）：实现整点报时功能。该模块输出端口shuru通过内锁连接蜂鸣器，当检测到分秒位显示均为0时，shuru为3秒的高电平时，蜂鸣器工作3秒，实现报时。图1.3 总体结构4.4 波形仿真各分模块的波形仿真以及顶层文件的波形仿真截图如下图1.4图1.9所示。计时校正模块之计时波形仿真：图1.4 计时校正模块之计时波形仿真图仿真波形分析：上图为从23:59:53到00:00:16的仿真波形图，由图中可以看出，当mode与clr均为低电平时，即处于正常计数模式下，每有一个clk_1Hz上升沿，秒便加1，到59秒时向分进1，分到59时向时进1，时为23再接收到进位后则全部变为0，从头计时。所以，这是一个24小时制的计时模块。计时校正模块之校正波形仿真：图1.5 计时校正模块之校正波形仿真图仿真波形分析：上图为电子钟从计时模式跳转到校正模式的仿真波形图，由图中可以看出，当mode为高电平且turn1均为低电平时，电子钟的分与秒数字不变，每来一个时钟信号，小时的数便加1，实现自动校正；当时校正好后，校正分，只需将turn1置为高电平，便可以看到秒与时不再变化，而分位的数每次加1，实现分的校正。完全校正好后，只需将mode置为低电平，便开始从校正后的时间开始正常计时。所以，该模块可以实现校正功能。计时校正模块之复位波形仿真：图1.6 计时校正模块之复位波形仿真图仿真波形分析：上图为电子钟从计时模式跳转到复位模式的仿真波形图，由图中可以看出，当clr为高电平时，电子钟从00：00：00开始计时，所以，复位功能成功。数码管显示模块波形仿真图1.7 数码管显示模块波形仿真图仿真波形分析：上图为电子钟在频率为750kHz的GPCLK时钟脉冲信号下数码管动态扫描的仿真波形图，由图中可以看出，在一个1秒的单位内，数码管0、1、2、3、4、5依次被选中且不断循环，由Q的八进制数再对照数码管显示的真值表可以得出，数码管显示的数字为17:31:31，与输入的时间一致，因此，该显示模块正确。整点报时模块波形仿真图1.8 整点报时模块波形仿真图仿真波形分析：上图为电子钟在分秒均为0时的报时功能仿真波形图，由图中可以看出，在秒位、分位即sec、min数字均为0时，shuchu端口输出连续的3秒高电平，将该端口连至蜂鸣器即可实现3秒的报时，因此该模块可以实现整点报时功能。顶层模块波形仿真：图1.9顶层模块波形仿真图仿真波形分析：上图为电子钟整体功能的仿真波形图，限于篇幅限制，图中所截取的部分为电子钟从校正模式转换到正常计数模式的数码管显示，由图中可以看出，该电子钟仿真结果可以实现以上各个模块的功能。 4.5 管脚锁定及硬件连线内锁：clr,input,Pin=41，由开关组A的sw3控制；mode,input,Pin=39，由开关组A的sw1控制；turn1,input,Pin=45，由开关组A的sw5控制；shuchu,output,Pin=38，内锁至蜂鸣器。外接：Clk_1HZ,input,Pin=8，用引线连至低频组的21端口；GPCLK,input,Pin=11，用引线连至高频组的H5端口；Q0,output,Pin=198，用引线连至动态数码管的a端口；Q1,output,Pin=196, 用引线连至动态数码管的b端口；Q2,output,Pin=193，用引线连至动态数码管的c端口；Q3,output,Pin=191，用引线连至动态数码管的d端口；Q4,output,Pin=189，用引线连至动态数码管的e端口；Q5,output,Pin=179，用引线连至动态数码管的f端口；Q6,output,Pin=176，用引线连至动态数码管的g端口；SS0,output,Pin=83，用引线连至动态数码管的SS0;SS1,output,Pin=86，用引线连至动态数码管的SS1;SS2,output,Pin=88，用引线连至动态数码管的SS2。4.6 源程序/顶层模块/module dianzizhong(clk_1hz,Q,shuchu,SS,clr,turn1,GPCLK,mode);input clk_1hz,clr,turn1,GPCLK,mode;output 2:0SS;output 6:0Q;output shuchu;wire 7:0x1,x2,x3,y1,y2;modes u1(.hour1(x1),.min1(x2),.sec1(x3),.mode(mode),.clk_1hz(clk_1hz),.clr(clr),.turn1(turn1);shumaguan u2(.GPCLK(GPCLK),.sec(x3),.min(x2),.hour(x1),.Q(Q6:0),.SS(SS2:0);zhengdianbaoshi u3(.clk_1hz(clk_1hz),.sec2(x3),.min2(x2),.shuchu(shuchu);endmodule/计时校正模块/module modes(clk_1hz,clr,turn1,mode,sec1,min1,hour1);input clk_1hz,mode,clr,turn1;output 7:0 sec1,min1,hour1;reg 7:0sec1,min1,hour1;always (posedge clk_1hz)begin if(mode) /mode为低电平 begin if(clr) /clr为高电平，复位 beginsec1=0;min1=0;hour1=0;endelse /为低电平，开始计时 beginsec13:0=sec13:0+1; if(sec13:0=9) beginsec13:0=0;sec17:4=sec17:4+1;if(sec17:4=5)beginsec17:4=0;min13:0=min13:0+1;if(min13:0=9) beginmin13:0=0;min17:4=min17:4+1;if(min17:4=5)beginmin17:4=0;hour13:0=hour13:0+1;if(hour17:42)&(hour13:0=9)beginhour13:0=0;hour17:4=hour17:4+1;endelse if(hour17:4=2)&(hour13:0=3)beginhour13:0=0;hour17:4=0;endendendend end end end else /校正 begin if(turn1) /turn1为高电平，校正分钟beginmin13:0=min13:0+1;if(min13:0=9)beginmin13:0=0;min17:4=min17:4+1;if(min17:4=5) begin min17:4=0; endendendelse /为低电平，校正小时beginhour13:0=hour13:0+1;if(hour17:42)&(hour13:0=9)beginhour17:4=hour17:4+1;hour13:0=0;endelse if(hour17:4=2)&(hour13:0=3) begin hour13:0=0;hour17:4=0; endendendend endmodule/数码管显示模块/module shumaguan(GPCLK,Q,SS,sec,min,hour);input GPCLK;input7:0sec,min,hour;output6:0Q;output2:0SS;reg2:0cnt;reg6:0Q;reg2:0SS;reg3:0e;always(posedge GPCLK)beginif(cnt5) cnt=cnt+1;else cnt=0;endalways(posedge GPCLK)begin case(cnt) /位选3b000:begin SS=3b000;e=hour7:4;end3b001:begin SS=3b001;e=hour3:0;end3b010:begin SS=3b010;e=min7:4;end3b011:begin SS=3b011;e=min3:0;end3b100:begin SS=3b100;e=sec7:4;end3b101:begin SS=3b101;e=sec3:0;endendcaseendalwaysbegin case(e) /段选 0:Q=b0111111; 1:Q=b0000110; 2:Q=b1011011; 3:Q=b1001111; 4:Q=b1100110; 5:Q=b1101101; 6:Q=b1111101; 7:Q=b0000111; 8:Q=b1111111; 9:Q=b1101111; endcaseendendmodule/整点报时/module zhengdianbaoshi(clk_1hz,sec2,min2,shuchu);input 7:0sec2,min2;input clk_1hz;output shuchu;reg shuchu;always(posedge clk_1hz)begincase(min2,sec2) /当秒、分均为0时，输出3秒高电平0:shuchu=1;1:shuchu=1;2:shuchu=1;default:shuchu=0;endcaseendendmodule第5章 结论经过两周的设计制作，该设计终于如期开发完毕，其功能基本上可以满足处理的需要。 经过对三个子模块与顶层模块的编译，在得到正确的仿真波形后，最后管脚锁定进行相应的外部电路连线，将程序下载到实验箱，对设计的电路进行硬件的仿真，对电路进行验证。经验证：该电子钟可以实现24小时制的时间计时，并且能正确通过6个数码管进行显示，能够实现对分与时的校正，在时间达到整点时还可以蜂鸣3秒报时，还可以实现复位的附加功能。由于时间和水平有限，本系统还有许多不尽人意的地方，需要将来做进一步的改善。比如对于时与分的校正，是依靠时钟信号进行的，虽然自动，但是需要调试者一直紧盯着屏幕，不太方便，以后应该进一步改进。心得体会两周的课程设计，虽然过程很辛苦，而且中间遇到了不少技术性的问题，但是在老师的指导与同伴的帮助下，最后终于完成了自动电子钟的设计，熟悉了EDA设计的方法与流程，学会了max plus的使用，确实获益匪浅。回想两周的课程设计，第一天三位老师讲了有关EDA设计的理论知识和软件的使用以及相关的注意事项，并且在第一天下午拿到自己的设计题目。第二天的上午自己把软件熟悉了一下，而且对照着老师给的例题程序进行了简单的编写，熟练了编程