Allegro笔记.doc

1. 平移：按住鼠标滚轮拖动。2. 缩放：滚轮向上放大，滚轮向下缩小；按下滚轮，出现双圈，向左上或右上移动鼠标，出线矩形框，再按下滚轮，放大到矩形区域；按下滚轮，出现双圈，向下移动鼠标，出线矩形框，再按下滚轮，缩小到矩形区域。3. 光标处定为中心点：按下滚轮，出现双圈，再按下滚轮或左键。4. 层叠结构与特征阻抗设置：SetupCross Section（横截面）或SetupSubclasses（子类）Etch（蚀刻）；或点工具栏上的图标，三种方法都可以打开。5. 颜色管理：点工具栏上的图标。6. PLANE用正片还是负片：单打独斗，无专人负责管理封装库的，用正片；团队作战，有专人管理封装库的，用负片。刘佰川做的库只能用正片。7. 常用快捷键：F2 全屏显示F9取消命令，也可右键菜单-CancelSF8高亮（先按shift+F8，然后点需高亮的对象；另一种方法是输入文字SF8回车，然后点需高亮的对象）SF7取消高亮SF4测量间距，也可点工具栏上的图标，测量命令下，右键菜单可选择Snap元素类型8. 过滤：右键菜单-Super filter9. 看线宽：过滤选Off，点某线段，右键-show element10. 看焊盘或过孔尺寸：过滤选Off，点某焊盘或过孔，右键-Modify design padstack-Single instance11. 过孔定义：Constraint Manager-Physical -Physical Constraint Set-All layers，点击Vias列的单元格可编辑所需使用的过孔种类。新增过孔：tools-padstack-modify library padstack，选择一种编辑，编辑完了另存一个名字。12. 查找器件：菜单Displayelement 或DisplayHighlight，然后窗口右侧，FIND，find by name选symbol（or pin），按回车键。13. 显示设置：setup-design parameters-display-enhanced display modes上面六个全选上。另外，在颜色管理里面，display-global transparency拉到100%，shadow mode设为on，brightness拉到100%，dim active layer方框选上。 14. 看布局：窗口右侧，Visibility-Views下拉列表选Film：A或Film：B。如果Visibility-Views下拉列表里什么都没有怎么办？点菜单manufacture-artwork，点OK就有了。15. 正片电源层铺铜技巧：先行用ANTI ETCH将区域画好，然后自动铺铜，铺好后再把ANTI ETCH删除掉。（另一种说法：先在电源层和地层整体铺一块大铜皮，然后用Anti ETCH, 把这些平面分割开来。因为用的是正片，所以分割好之后需把Anti ETCH删除。）16. 为什么右键菜单super filter菜单里没有line、shape等元素?如下图所示，左上角工具栏有3个绿色的按钮，分别为generaledit、etchedit、placementedit，当选择placementedit布局按钮时，super filter菜单里没有line、shape等元素。17. Shape改变网络：选中Shape，点shape菜单，选择select shape or void，右击shape，选择assign net，然后点击PCB上为该网络的器件引脚、过孔、或走线。或在右侧options的assign net name下拉列表中选择。18. 将指定元素换层：用Edit-change，在右侧options中class选元素种类，new subclass选欲换到的层，将下面一些参数设置好，然后点击PCB上的该元素。还有一种方法：选中该元素，右键-change to layer。19. 将指定元素复制到某层：用Edit-z-copy，在右侧options中class选元素种类，new subclass选欲换到的层，将下面一些参数设置好，然后点击PCB上的该元素。20. 将两层互换：新增加一层，将其中一层z-copy到该层，然后将被复制的那层删除。21. allegro 如何设置route keepin（布线区域）,package keepin（元件放置区域）方法1.setup-area-route keepin,package keepin -画框方法2.edit -z-copy-options-package keepin,route keepin-offset-50-点击外框。比外框缩进50mil在所有层设置route keepin、package keepin。route keepin、package keepin显示，如下图所示：在color-areas的最右边两列设置。22. 层叠结构：在层叠结构窗口右下角有两个单选框，分别是显示单端阻抗和差分阻抗。如欲显示差分阻抗，需设置耦合类型（Coupling Type），应设为边沿耦合（EDGE），不能选宽边耦合（BROADSIDE）。除了耦合类型，还要设置差分线间距（Spacing）。23. 设置原点：setup-change drawing origin-右键snap pick to选一种捕捉方式-选择目标。将原点设置到管脚：菜单setup-change drawing origin，鼠标移到目标管脚，右键snap pick to，选pin，即可，不能再点一下管脚。24. 原点显示不出来：在颜色-drawing format-drawing_origin25. 导入网表：file-import-logic-选择Netlist路径就可以了。26. 导入网表时报错：封装名过长。setup-design parameters-design，long name size改为255。27. 导入网表时报错：非法字符，如下图元器件value值中的和是非法字符，需在原理图中去掉。28. 器件准确移动（相对位移）：选中器件，右键move，输入命令ix 0.1或iy -0.129. 器件布局、放到B面：进入placementedit模式，点该器件，右键mirror放到B面。30. 器件交互布局：place-manually，在原理图中框选几个器件，但放到PCB中器件少了，原因是其他器件原来已在PCB中，特别是在改板时。解决方法：PCB中不做操作，在原理图中框选几个器件，此时在PCB中那几个器件会高亮。31. 网格设置：setup-grid，non-etch指2d-line、丝印等，etch指铜、走线、过孔等，在all etch里设置后下面所有层都改了，但all etch里没有显示，也可以各层分别设置。32. 删除某元素：选中该元素，右键delete。33. 走线换层，加过孔：右键add via。小键盘+、-键。generaledit模式，在option中设置working layers。双击鼠标左键，加过孔，换层。34. 走线在generaledit模式下进行，不能用etchedit模式，否则会出现一些异常，如：点中某根线后，该线宽度自动变了。35. 删除一个网络的全部走线：选中该网络，右键ripup etch36. 覆铜：设置花焊盘的茎宽度，选中shape，右键quick utilities-design parameters-shapes-edit global dynamic shape parameters-thermal relief connects-use thermal width oversize of:-填0.254，在原来宽度基础上增加0.254mm。点shape菜单下的global dynamic params也可以。设置花焊盘隔离环的宽度：菜单setup-constraints-same net spacing-net-all layers-shape-GND网络-将其与通孔（thru pin）的间距设为0.254mm，然后菜单display-status-update to smooth。覆铜中过孔的反焊盘看不出来？setup-design parameters-display的几个勾勾上。覆铜复制到其他层：z-copy，可以带网络也可不带网络，不带网络的话需给shape分配网络，菜单shape-select shape-分配网络-右键update shape。37. Allegro静态铺铜时，当用Shape void Element来手动避让时，有些区域明明很宽但老是进不去以致导致出现孤岛？在用Shape Void Element命令时，选中Shape，右键Parameter，Void Controls-Creat Pin voids，将In-Line改为Individually即可。38. 孤铜被删除了怎么恢复？可以在那个地方铺一块相同的net的动态铜，然后Merge Shapes，就可以变成一块铜了。39. shape void：用Shape Void命令后，需先选中Shape，然后画框。40. shape和void的边框编辑：void边框不能编辑怎么办？shape select-option中勾掉shape，单选Void-shape edit boundary。这样就可以对void边框进行编辑了。41. 铜皮绿油开窗：z-copy-options选board geometry，层选soldermask_top-点铜皮-右键done就可以了。看阻焊层options选board geometry，看走线options选etch。42. 处理元件代号，关掉top、bottom层，为什么每个器件有两个代号？一个在丝印层，一个在装配层，装配层的不动（将该层关闭显示）。在placementmode，右键过滤选text，可以移动代号。改变代号字符大小：菜单edit-change-options的class选RefDes，层选silkscreen_top或silkscreen_bottom，然后点代号或同时框住几个代号。43. 元件代号TEXT线宽怎么设置？setup-design parameters-text-setup text sizes，如下图：将photo width改掉。44. 如何删除部分零件（如安装孔、MARK点）的文字丝印？执行删除命令EDIT-Delete，在右边的Find面板中勾选text或lines，然后点击你要删除的丝印就行了，一般丝印都是text。45. 放GND过孔阵列：菜单place-via arrays-Matrix，上面三个方框全勾上，shape mode，选网络，输入g，回车，选GND，选过孔，间距设成5.08，在铜皮上点一下就可以了。46. 如何在GND层放一圈GND过孔：菜单place-via arrays-Boundary，如下图设置，在铜皮上点一下就可以了。47. 放单个过孔在铺铜层，那么可以用Add connect(F3)双击铺铜也可以放上过孔。48. 导入结构图：先删掉尺寸标注，所有线改成图层0，将视图缩放到全部，看有没有其他不需要的线（可以新建一个文件，将结构图拷贝过去保存。Autocad改图纸大小，格式-图形界限-0，0-回车-xxx,xxx（你要的数值）-z-A），保存成.DXF文件（必须是英文名），然后导入。Dxf文件原点设在板子左下角（UCS命令），连接器或安装孔的原点在DXF文件中有标注。导入时，Incremental addition选项勾上（保留原来的设计）。ALLEGRO的绘图区域必须比结构图autocad的绘图区域大，在setup-design parameters的design-extents中改宽和高，可改大点，如：40000,40000。手工改板子边框：左侧工具栏，Add Line，右侧Options选board geometry-outline。49. 准确移动需定位的元件：菜单edit-move，options设置如下图：ripup etch：移动时显示鼠线point：选择元件的某个管脚，下面是管脚号c1。也可选择元件原点、中心点、任意点。然后用目标捕捉到结构图的某点。50. 走线成loop后，有的线会自动删掉，但有时如电源走线两层都要保留，即使成loop，也要保留，怎么办？在拉线add connect命令中，options最下面一个方框replace etch勾上。51. 出GERBER：菜单manufacture-artwork-全选，然后把all和drill去掉，create artwork即可，然后在菜单manufacture-nc-nc drill生成钻孔文件，root file name设保存文件路径，改下nc parameters，format改成3和3，output units改为metric，改完参数后，点下drill按钮即可。输出GERBER文件路径设置：setup-user preferences，如下图设置GERBER文件输出到PCB所在文件夹下的/art文件夹中。52. 出GERBER时钢网层的问题：有的器件中间散热焊盘的pastemask层没加，后来画板子时直接在PACKAGE GEOMETRY/PASTEMASK_TOP加的shape，在出GERBER时，需添加进去，如下图：在PASTEMASK_TOP下面的任一子项上面点右键，Add，加入PACKAGE GEOMETRY/PASTEMASK_TOP。53. 出GERBER：从服务器导入2_LAYER_FILM_SETUP文件后发现少丝印BOTTOM层。添加方法：在artwork里，任意黄色文件夹上点右键Add，输入文件夹名SILKSCREEN_BOTTOM，然后参照丝印TOP层，把一些不需要的项删除。改完了还可以点replace替换掉setup文件。添加缺少的S1、S2层：点右上角的Create Missing Films。54. 出GERBER错误：菜单display-Status，把所有DRC清掉，删除孤铜，看看铺铜、器件、走线等状态。55. 检查是否所有网络走线都已连上：tools-quick reports-unconnected pins report。56. 封装命名：IPC-7351如，soic127p953x600-16n是H1102的封装127代表脚间距1.27mm，953是脚跨距（外边沿）9.53mm，600是高度6mm，16是管脚数。57. 建封装库出现问题，1）PAD显示空心；2）线端点是方的。解决方法：setup-design parameters-display-的filled pads和connect line endcaps选上。58. 建封装：1号引脚用等腰直角三角形表示，直角指向1号引脚。三角形底边长1.4mm，线宽0.15mm。59. 封装添加Place-Bound-Top层：点击菜单栏“Setup”“Areas” “Package Boundary”命令。60. 添加Place-Bound-Top时如何画圆：用shape / circular 命令，然后在option里面 选择package Geometry / place_bound_top 层面画圆。61. 封装：移动线的端点在线的端点左键点一下，然后右键，move vertex，移动，移动到目标点可用目标捕捉，右键snap pick to-segment vertex（线段端点）。移动到的目标点也可以用坐标的方法：在命令行输入x 5,5，则移到坐标（5,5）62. 布线从管脚之间正中穿出：菜单Route/Gloss下面的Center lines between pads，具体参数可以保持默认，然后点击Gloss即可。也可以选择区域，或特殊net Gloss。区域gloss：菜单Route/Gloss/Window，用鼠标拉一个矩形框，右键done；然后Route/Gloss/parameters，只选Center lines between pads，点Center lines between pads左边的按钮对居中参数进行设计，将最小移动尺寸改为0.0001，点OK，点gloss即可。BGA焊盘之间出线居中：先fanout，此时自然是居中的，然后删掉过孔，再把线连出来；还有种方法，将原点设置到BGA的焊盘，GRID设置为焊盘间距的一半。63. 封装设计：QFN中间热焊盘的pastemask层不要设计到pad中，即不需要制作shape symbol来导入pad，直接在做封装的时候在pastemask层画即可。64. 封装制作的图纸范围：setup-design parameters-design-extents，设置宽度、高度。65. 封装制作：焊盘移动和旋转点工具栏move按钮，点焊盘，鼠标拖动旋转，点左键，在命令行输入坐标。66. 封装制作：在某个封装上改，另存为DRA文件，还必须生成PSM文件和DEVICE文件（在file菜单）。否则导入的时候会报错。67. 封装制作：新建封装时，要注意改变文件夹路径。68. 封装，改管脚号：先将PAD变成空心的，容易看清管脚号；点击菜单EDIT-TEXT或左侧工具栏最下面一个按钮；选中一个管脚，在命令行输入另一个数字，回车。如果管脚号没显示，在display-package geometry-pin_number打开。69. 封装中焊盘替换：tools-padstack-replace70. 原理图和PCB交互布局：在原理图中可以选中几个元件或整页的元件，一起拖到PCB中。71. GRID设置：布局一般设为0.5mm，布线设为0.01或0.005mm。72. 颜色设置：粉色、浅蓝、褐色、蓝色73. PCB外委设计时原理图如何处理？将主要器件型号隐藏，转成pdf文档格式，发给PCB设计厂商。在capture中按住ctrl选多个字符（型号），然后按键盘上的delete键。74. 测量：焊盘外框尺寸，通过测量 焊盘中心距+焊盘长度 得到。检查封装时也可测个大概尺寸，snap选off-grid location，然后在焊盘旁边的空白处点。75. 看各层实际布局、布线效果及检查器件代号位置（看实际GERBER效果）：右边visibility-views下拉列表选各层。要先在artwork里加入film文件才行。把网格隐藏掉以方便观看，点color按钮左边的grid toggle（F10）。76. 交互布局放器件时有的器件放不上去：服务器库没打开，在资源管理器里点开。77. 目标捕捉：圆心，鼠标不要点在圆心，要点在圆周上。78. 怎么加MARK点？place-manually，在advanced settings标签页，将library勾上，在placement list标签页选package symbols，然后点OK，在右边的OPTIONS里选FIDUCIAL。库里MARK点是单面的，A、B面各放一个。79. 右边的标签栏在哪里开关？view-windows-find80. 手工添加元件、网络：setup-user preferences-logic-将logic_edit_enabled勾上。81. Cadence打不开，提示license有问题，打开lmtools，关闭license server关不掉。解决方法：以管理员身份打开lmtools，把license server关掉，再重开。82. 从PCB中导出封装：File-export-libraries，如下图所示：83. 更新封装：封装修改后，在allegro下palce-update symbols。在package symbol下选择要更新的封装。注意勾选update symbol padstacks，Ignore FIXED property。84. 封装制作：放置Place bound 时怎么样设置成圆形的?用shape / circular 命令 ,然后在option里面选择package Geometry / place_bound_top 层面画圆。85. 器件焊盘扇出（fanout）：pin-via space设置：BGA设置为centered；非BGA设置为12mil。86. 网络颜色：选中网络，右键，assign color分配颜色，dehighlight去掉颜色。87. QFN封装散热焊盘加过孔：用走线的方式，双击加过孔，然后去掉走线。88. FGND铺动态铜，星月孔会避让，处理办法：先画个动态铜，然后变成静态铜（shape-change shape type），在星月孔处画个静态铜，shape-merge shapes，然后框选需要合并的铜皮。铜皮合并需满足以下条件：1）同一网络；2）同一类型（动态或静态）；3）必须有重叠部分。星月孔的内层直接铺动态铜就可以了。星月孔中间的机械孔与静态铜需有一点空隙，方法是加shape void circle，选中静态铜，鼠标移到机械孔，右键snap to pin，将GRID设小点，移动鼠标到合适的半径。最好的办法是：将星月孔外面一圈铜皮赋上网络，菜单shape-select shape，选中星月孔的顶层或底层铜皮，右键-分配网络，鼠标移到同网络的管脚，右键-snap to pin。赋上网络之后只要铺动态铜就可以了，无需铺静态铜，也就没有机械孔避让的问题了。89. 改过孔：先在规则里把要用的过孔放到最上面一个；然后删掉要改的过孔；按F3；双击即可。90. 手工消除DRC：选中DRC，右键，waive drc。自觉无关紧要的DRC就waive掉（还可以批注waive的原因），waive drc不再计入DRC统计。91. 边框直角改为弧形：manufacture-drafting-fillet，右键snap pick to，segment vertex，然后点击边框拐角。92. 焊盘出线方式设置：布线时鼠标右键，点enhanced pad entry。93. 布好的差分线改线宽线距：在规则里把线宽线距改掉，然后选中net右键change width改线宽，slide改线距。94. 出SMT坐标文件：tools-reports，双击component report，勾上display report，点击report，弹出报告，点左上角的保存按钮，保存为place.htm95. 如何显示器件的原点：在color的package geometry里选上place_bound_top。96. 器件更新封装后不能移动：原因是net被fix了，选中器件周围所有net，unfix，就可以了。net不要fix。97. 从已有PCB导出GERBER配置：FILE-EXPORT-parameters-勾上artwork，保存成*.prm文件，然后在新PCB中导入。98. 出GERBER的配置如何保存成FILM_SETUP.txt文件：点击select all按钮，然后在任一黄色文件夹上点右键，save all checked。在该PCB文件夹生成FILM_SETUP.txt文件。99. 图纸尺寸设置，左下角设为-50，-50，方便对左边缘、下边缘进行缩放，如下图：右边缘和上边缘也各多50mm。这样，画图时只用滚轮缩放就能方便的移动画面，不用进行平移。100. cadence 16.6 allegro pcb editor 卡死？Cadence16.6版本，用pcb editor 覆铜之后 软件特别容易卡死，稍微移动个元件就卡，而且cpu占用率一下窜到50%多，一次卡死之后次次卡死，根本无法再用。setup-user preference，接着照下图，把disable_OpenGL勾上，然后重启软件。101. 差分布线步骤：a）定义差分对； 菜单点击logic-Assign differe