数字钟课程设计.doc

数字逻辑电路课程设计课 题：数字钟姓名：刘亮班级：通信2班学号：21成 绩：指导教师：查根龙开课时间:2014-2015学年第2学期摘要1ABSTRACT2第1章 设计背景31.1设计任务31.2设计要求31.3 设计目的3第2章 课程设计方案42.1 数字钟的基本组成和工作原理42.2 振荡电路52.3 分频电路62.4时分秒计数电路72.5 校时校分功能102.6整点报时电路102.7上下午显示电路11第三章 课程总结12第四章 参考文献13第五章附件145.1 电路原理图145.2 元器件清单14摘要 电子钟在现代社会已经使用的非常广泛，伴随着数字电路技术的发展，数字钟的出现，更加方便了大家的生活，同时也大大地促进了社会的进步。数字电路具有电路简单、可靠性高、成本低等优点，本设计就以数字电路为核心设计智能电子钟。数字钟就是由电子电路构成的计时器。是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和、报时、上下午显示等附加功能。主电路系统由秒信号发生器、时、分、秒计数器，译码器及显示器，校时电路，上下午显示，整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。秒信号产生器将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24和12小时的累计。计数器用的是74160。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过六位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的关键词：计时器；计数；译码；报时；校时校分ABSTRACTElectronic clock has been used very widely in modern society, with the development of the digital circuit technology, the emergence of digital clock, more convenient for everyones life, but also greatly promote the progress of the society. The digital circuit has simple circuit, high reliability, low cost advantages, this design with digital circuit as the core design intelligent electronic clock. Digital clock is made of the electronic circuit timer. Is a when, points, seconds shown in human visual organs timing device. Its timing cycle is 24 hours, a display full scale of 23 59 minutes and 59 seconds, school functions and, when the time, other additional features such as overall reset. Main circuit system by the seconds, minutes and seconds while the signal generator, counter, decoder and display, the school when the circuit, reset circuit, the whole hour of circuit. Second signal generator is the system time base signal, it directly decides the accuracy of timing system, generally with the quartz crystal oscillator frequency points to achieve. Second signal generator to a standard second signal into a second counter, a second counter USES 60 a binary counter, accumulative total 60 seconds each issued a pulse the signal, the signal will be used as minute counter clock pulse. Counter also USES 60 a binary counter, each accumulative total 60 minutes, sends a pulse the signal, the signal will be sent to counter. Counter USES 24 hexadecimal timer, which can realize to the accumulative total of 24 hours a day. Counter with 74160. Decoding display circuit when, points and second the counter output state to seven segment display decoder decoding, through six LED seven-segment displays. Overall reset circuit is based on counter 74160 to 1 in 2 to 3 feet reset with the characteristics of the power supply, switch and reset circuit of logic gate when and points, seconds display digital reset. School when circuit used for the when, points, seconds digital adjustment of proofreading KEY WORDS: Count; Decoding; The time; School when the school points第1章 设计背景1.1设计任务运用555 定时器构成的多谐振荡器、74LS160、74LS00、74LS90、74LS04等基本逻辑器件设计一个数字电子钟。1.2设计要求1. 设计一个能显示秒、分、时的数字钟；2. 12、24小时可调，当采用12小时计时时，以大写字母“A”和“P”数码显示分别表示上、下午标志；3. 具有校时、校分功能。4. 具有整点报时功能，从59分50秒开始，间隔1秒钟报一次，共报6次，前5声为500Hz，最后一声为1000 Hz。1.3 设计目的1.学会应用数字电路课程的理论知识独立完成一个课程设计。2.能够通过设计掌握独立分析和解决实际问题的能力。3.通过设计掌握数字电路设计和制作的一般方法。4.学会使用和查找设计有关的书籍和资料。5.通过对实际电路的方案的分析比较、设计计算、元件选取、安装调试环节，初步掌握简单实用电路的分析方法和工程设计。6.学会撰写课程设计总结报告，培养严肃认真的工作作风和严谨的科学态度。第2章 课程设计方案2.1 数字钟的基本组成和工作原理数字钟电路由主体电路( 振荡电路、分频电路、时分秒计数电路、校时电路、译码显示电路) 和功能扩展电路( 整点报时电路) 两部分组成。构造如图 工作时, 555构成的多谐振荡器产生稳定的脉冲信号, 经过若干次分频, 得到秒脉冲信号。并送计秒电路计数, 当秒计数器计满60秒时, 输出秒进位脉冲,送计分电路计数, 当计分器计满60分时, 输出分进位脉冲, 送计时电路计数, 当计时电路满24 时时, 时、分、秒计数器同时复零, 又开始新一天的计时。图2.12.2 振荡电路图2.2振荡电路本系统的振荡器采用由555 定时器与RC 组成的多谐振接通电源后，电容C1被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，触发器被置位，v0翻转为高电平。电容器C1放电结束,所需的时间为： 当C1放电结束时，T截止，VCC将通过R1、R2向电容器C1充电，vC由1/3VCC上升到2/3VCC所需的时为：当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 。 本设计中，由电路图2.2和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.2.3 分频电路分频器能将高频脉冲变换为低频脉冲，它可由触发器以及计数器来完成。由于一个触发器就是一个二分频，N 个触发器就是2n 个分频器。如果用计数器作分频器，就要按进制数进行分频。例如十进制计数器就是十分频器，M 进制计数器就为M 分频器。分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个计数器74LS160来构成的3级1/10分频。其电路图如图2.3所示: 图2.3分频电路图从图4可以看出，由振荡器的1000Hz高频信号从U1的14端输入，经过3片74LS90的三级1/10分频，就能从U3的11端输出得到标准的秒脉冲信号。2.4时分秒计数电路计数电路就要用到计数器，而计数器又有同步和异步之分。这里时计数电路要用到24进制计数器；74160计数器不仅具有二进制加法计数功能，还具有预置数、保持、和异步置零等附加功能。图中LD为预置数控制端，A-D为数据输入端，CLK为进位输出端，CLR为异步置零端，ENP、ENT为工作状态控制端。有了“秒”信号，则可根据60 秒为1 分，60 分为1 小时，24 小时为1 天的进制，分别选定“秒”、“分”、“时”的计数器。在“秒”计数器中，因为是60 进制，即有60 个“秒”信号，才能输出一个“分”进位信号。若用十进制数表示需要两位十进制的数（个位和十位），这样，“秒”个位应是十进制，“秒”十位应是六进制，符合人们计数的习惯。“秒”计数器中通常用两个十进制计数器的集成片组成，然后再采用反馈归零的方法使“秒”十位变成六进制，以使个位、十位合起来实现60进制。图2.4.1秒计数器电路如图2.4.1其中个位计数为十进制形式。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出信号接至十位计数器CLK，完成个位对十位计数器的进位控制。选择十位计数器QC与QA和个位计数器QD和QA做反馈端，经与非门输出控制CLR，接成六进制计数形式。当计数器状态为59时，重新置数00000000，并输出一进位。IO1-IO8接译码管，IO9接电源，IO10接进位信号，IO11输出进位信号图2.4.2分计数器电路如图2.4.2其中个位计数为十进制形式。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出信号接至十位计数器CLK，完成个位对十位计数器的进位控制。选择十位计数器QC与QA和个位计数器QD和QA做反馈端，经与非门输出控制CLR，接成六进制计数形式。当计数器状态为59时，重新置数00000000，并输出一进位。IO1-IO8接译码管，IO9接电源，IO10接进位信号，IO11输出进位信号图2.4.3 12/24H电路 时电路按要求应设计为12/24H进制转换的递增计数电路。 如图2.4.312H时其中个位计数为三进制形式十位为二进制。24H是个位五进制十位3进制。个位与十位计数器之间采用同步级连方式，将个位计数器的进位输出信号接至十位计数器CLK，完成个位对十位计数器的进位控制。12H：将个位的QB和十位的QA连入与非门接至CLR端清零。24H：将个位的QC和十位的QB连入与非门接至CLR端清零。IO11与IO12，13由单刀双掷开关控制，为12H和24H.2.5 校时校分功能校时校分可由两个单刀双掷开关将秒脉冲信号直接引入时计数器和分计数器即可。双向选择开关的一选择端接秒脉冲信号，另一选择端接低位计数器的进位信号（CLR）。输出端接高位计数器的CLK端。当切换至秒脉冲时开始校时校分。2.6整点报时电路 整点报时电路可设计为在整点前十秒时开始每隔1 秒鸣叫一次，鸣叫时长为1 秒，即59 分50 秒、52 秒、54秒、56 秒、58 秒60秒时各鸣叫一次，到整点时共鸣叫6次，鸣叫结束，正好是整点。5 次鸣叫中，前5次为低音( 500Hz) ，第6 次为高音( 1kHz) 。因为报时电路因未涉及到“时”，所以它只与“分”、“秒”计数器有关。在报时时段内，“分”十位、个位计数器和“秒”十位计数器的状态是不发生变化的，即QdQcQbQa = 0101，QdQcQbQa = 1001，QdQcQbQa = 0101 保持不变，所以分十位的QC,QA ，分个位的QD,QA和秒十位的QC，QA分别为1。只有“秒”个位计数器在正常计数，在50 秒、52 秒、54 秒、56 秒、58秒时，只有QA不变为0，输出500 Hz 信号; 在60 秒时，输出1kHz 信号。综上所述，可得整点报时电路如图2.6所示，报时电路采用100 限流电阻，是为了防止电流过大损坏蜂鸣器。图2.6整点报时电路2.7上下午显示电路 使用74LS160计数，ENP,ENT接电源，LOAD经74LS04与QB相连。CLK与输入信号相连，QA经74LS04与七段译码管相连。图2.7上下午显示电路第三章 课程总结通过本次设计，使我对已学过的数字电路的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和处理实际问题的能力。给自己以后的学习和工作提供很大的帮助。在整个的设计过程中我先是按模块一步一步的构造理解，振荡源上我选择555定时器看中他的简单易操作，分频用3个十进制计数器，秒和分计数器十位用6进制，个位10进制。时计数器按要求完成12/24转换。当做到这一步时我也碰上难点了，因为我不知道整点报时改如何设计，但在老师的帮助下我也很快完成了这一项内容。这让我明白一个人的力量是有限的，众人拾柴火焰高说的不就是如此，多看多问正是实验的心得。当我看到自己一星期的成果时内心也是颇为激动，