数字电路习题总结.doc

数字电路习题总结 第二章（选择、判断共20题） 一、选择题1.以下表达式中符合逻辑运算法则的是。 A.CC=C2B.1+1=10C.01D.A+1=12.逻辑变量的取值和可以表示。 A.开关的闭合、断开B.电位的高、低C.真与假D.电流的有、无3.当逻辑函数有n个变量时，共有个变量取值组合？A.n B.2n C.n2D.2n4.逻辑函数的表示方法中具有唯一性的是。 A.真值表B.表达式C.逻辑图D.卡诺图5.F=A B+BD+CDE+AD=。 A.DBA+B.DBA)(+C.)(DBDA+D.)(DBDA+6.逻辑函数F=)(BAA?=。 A.B B.A C.BA?D.BA?8A+BC=。 A.A+B B.A+C C.（A+B）（A+C）D.B+C9在何种输入情况下，“与非”运算的结果是逻辑0。 A全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是110在何种输入情况下，“或非”运算的结果是逻辑0。 A全部输入是0B.全部输入是1C.任一输入为0，其他输入为1D.任一输入为1 二、判断题（正确打，错误的打）1逻辑变量的取值，比大。 （）。 2异或函数与同或函数在逻辑上互为反函数。 （）。 3若两个函数具有相同的真值表，则两个逻辑函数必然相等。 （）。 4因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （）5若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （）6若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （）7逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。 （）8逻辑函数Y=A B+AB+B C+B C已是最简与或表达式。 （）9因为逻辑表达式A B+AB+AB=A+B+AB成立，所以A B+AB=A+B成立。 （）10对逻辑函数Y=A B+A B+B C+B C利用代入规则，令A=BC代入，得Y=BC B+BC B+B C+B C=B C+B C成立。 （） 三、填空题1.逻辑代数又称为代数。 最基本的逻辑关系有、三种。 常用的几种导出的逻辑运算为、。 2.逻辑函数的常用表示方法有、。 3.逻辑代数中与普通代数相似的定律有、。 摩根定律又称为。 4.逻辑代数的三个重要规则是、。 5逻辑函数F=A+B+C D的反函数F=。 6逻辑函数F=A（B+C）1的对偶函数是。 7添加项公式AB+AC+BC=AB+AC的对偶式为。 8逻辑函数F=A B C D+A+B+C+D=。 9逻辑函数F=ABBABABA+=。 10已知函数的对偶式为BA+BCDC+，则它的原函数为。 四、思考题1.逻辑代数与普通代数有何异同？2.逻辑函数的三种表示方法如何相互转换？3.为什么说逻辑等式都可以用真值表证明？4.对偶规则有什么用处？第二章答案 一、选择题1D2ABCD3D4AD5AC6A7ACD8C9D10BCD 二、判断题..910 三、填空题1布尔与或非与非或非与或非同或异或2逻辑表达式真值表逻辑图3交换律分配律结合律反演定律4代入规则对偶规则反演规则5A B（C+D）6A+BC+07（A+B）（A+C）（B+C）=（A+B）（A+C）819010)()(CBDCBA+?+?+ 四、思考题1都有输入、输出变量，都有运算符号，且有形式上相似的某些定理，但逻辑代数的取值只能有0和1两种，而普通代数不限，且运算符号所代表的意义不同。 2通常从真值表容易写出标准最小项表达式，从逻辑图易于逐级推导得逻辑表达式，从与或表达式或最小项表达式易于列出真值表。 3因为真值表具有唯一性。 4可使公式的推导和记忆减少一半，有时可利于将或与表达式化简。 第三章（选择、判断共20题） 一、选择题1.三态门输出高阻状态时，是正确的说法。 A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2.以下电路中可以实现“线与”功能的有。 A.与非门B.三态输出门C.集电极开路门D.漏极开路门3以下电路中常用于总线应用的有。 A.TS L门B.OC门C.漏极开路门D.CMOS与非门4逻辑表达式Y=AB可以用实现。 A.正或门B.正非门C.正与门D.负或门5TTL电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。 A.悬空B.通过电阻2.7k接电源C.通过电阻2.7k接地D.通过电阻510接地6对于TTL与非门闲置输入端的处理，可以。 A.接电源B.通过电阻3k接电源C.接地D.与有用输入端并联7要使TTL与非门工作在转折区，可使输入端对地外接电阻RI。 A.RO N B.RO FF C.RO FFRIRO ND.RO FF8三极管作为开关使用时，要提高开关速度，可。 A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管9CMOS数字集成电路与TTL数字集成电路相比突出的优点是。 A.微功耗B.高速度C.高抗干扰能力D.电源范围宽10与CT4000系列相对应的国际通用标准型号为。 A.CT74S肖特基系列B.CT74LS低功耗肖特基系列C.CT74L低功耗系列D.CT74H高速系列 二、判断题（正确打，错误的打）1TTL与非门的多余输入端可以接固定高电平。 （）2当TTL与非门的输入端悬空时相当于输入为逻辑1。 （）3普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。 （）4两输入端四与非门器件74LS00与7400的逻辑功能完全相同。 （）5CMOS或非门与TTL或非门的逻辑功能完全相同。 （）6三态门的三种状态分别为高电平、低电平、不高不低的电压。 （）7TTL集电极开路门输出为时由外接电源和电阻提供输出电流。 （）8一般TTL门电路的输出端可以直接相连，实现线与。 （）9CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。 （）10TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。 （） 三、填空题1.集电极开路门的英文缩写为门，工作时必须外加和。 2OC门称为门，多个OC门输出端并联到一起可实现功能。 3TTL与非门电压传输特性曲线分为区、区、区、区。 4国产TTL电路相当于国际S N54/第三章答案 一、选择题1ABD2CD3A4CD5ABC6ABD7C8ACD9ACD10B 二、判断题.0. 三、填空题OC电源负载集电极开路门线与饱和区转折区线性区截止区CT4000低功耗肖特基第四章（选择、判断共25题） 一、选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1B.N C.N+1D.2N2在下列触发器中，有约束条件的是。 A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F3一个触发器可记录一位二进制代码，它有个稳态。 A.0B.1C.2D.3E.44存储8位二进制信息要个触发器。 A.2B.3C.4D.8若原态Qn=0，欲使新态Qn+1=1，5对于T触发器，应使输入T=。 A.0B.1C.Q D.Q若原态Qn=1，欲使新态Qn+1=1，6对于T触发器，应使输入T=。 A.0B.1C.Q D.Q欲使Qn+1=Qn，7对于D触发器，应使输入D=。 A.0B.1C.Q D.Q8对于JK触发器，若J=K，则可完成触发器的逻辑功能。 A.RS B.D C.T D.T9欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。 A.J=K=0B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0E.J=0,K=Q10欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端。 A.J=K=1B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1E.J=1,K=Q11欲使JK触发器按Qn+1=0工作，可使JK触发器的输入端。 A.J=K=1B.J=Q,K=Q C.J=Q,K=1D.J=0,K=1E.J=K=112欲使JK触发器按Qn+1=1工作，可使JK触发器的输入端。 A.J=K=1B.J=1,K=0C.J=K=Q D.J=K=0E.J=Q,K=013欲使D触发器按Qn+1=Qn工作，应使输入D=。 A.0B.1C.Q D.Q14下列触发器中，克服了空翻现象的有。 A.边沿D触发器B.主从RS触发器C.同步RS触发器D.主从JK触发器15下列触发器中，没有约束条件的是。 A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器16描述触发器的逻辑功能的方法有。 A.状态转换真值表B.特性方程C.状态转换图D.状态转换卡诺图17为实现将JK触发器转换为D触发器，应使。 A.J=D,K=D B.K=D,J=D C.J=K=D D.J=K=D18.边沿式D触发器是一种稳态电路。 A.无B.单C.双D.多 二、判断题（正确打，错误的打）1.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。 （）2.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。 （）3.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。 （）主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。 （）若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保持，可选用T触发器，且令T=A。 （）由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。 （） 三、填空题1触发器有个稳态，存储8位二进制信息要个触发器。 2一个基本RS触发器在正常工作时，它的约束条件是R+S=1，则它不允许输入S=且R=的信号。 3触发器有两个互补的输出端Q、Q，定义触发器的1状态为，0状态为，可见触发器的状态指的是端的状态。 4一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是。 5在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的，触发方式为式或式的触发器不会出现这种现象。 第四章答案 一、选择题1B2C3C4D5BD6AD7C8C9ABDE1011ACDE BCD121314BCE D ABD151617D ABCDA18C 二、判断题.5.6.7. 三、填空题1282003Q= 1、Q=0Q= 0、Q=1Q4RS=05空翻主从式边沿式第五章（选择、判断共15题） 一、选择题1脉冲整形电路有。 A.多谐振荡器B.单稳态触发器C.施密特触发器D.555定时器2多谐振荡器可产生。 A.正弦波B.矩形脉冲C.三角波D.锯齿波3石英晶体多谐振荡器的突出优点是。 A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭4TTL单定时器型号的最后几位数字为。 A.555B.556C.7555D.75565555定时器可以组成。 A.多谐振荡器B.单稳态触发器C.施密特触发器D.JK触发器6用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为。 A.3.33V B.5V C.6.66V D.10V7以下各电路中，可以产生脉冲定时。 A.多谐振荡器B.单稳态触发器C.施密特触发器D.石英晶体多谐振荡器 二、判断题（正确打，错误的打）1.施密特触发器可用于将三角波变换成正弦波。 （）2.施密特触发器有两个稳态。 （）3.多谐振荡器的输出信号的周期与阻容元件的参数成正比。 （）4.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。 （）5.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 （）6.单稳态触发器的暂稳态维持时间tW表示，与电路中RC成正比。 （）7.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽tW。 （）8.施密特触发器的正向阈值电压一定大于负向阈值电压。 （） 三、填空题1555定时器的最后数码为555的是产品，为7555的是产品。 2施密特触发器具有现象，又称特性；单稳触发器最重要的参数为。 3常见的脉冲产生电路有，常见的脉冲整形电路有、。 4为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态。 第五章答案 一、选择题1BC2B3C4A5ABC6B7B 二、判断题.6.7.8. 三、填空题1TTL CMOS2回差电压滞后脉宽3多谐振荡器单稳态触发器施密特触发器4石英晶体暂稳态第六章（选择、判断共25题） 一、选择题1下列表达式中不存在竞争冒险的有。 A.Y=B+AB B.Y=AB+BCC.Y=AB C+AB D.Y=(A+B)A D2若在编码器中有50个编码对象，则要求输出二进制代码位数为位。 A.5B.6C.10D.503.一个16选一的数据选择器，其地址输入（选择控制输入）端有个。 A.1B.2C.4D.164.下列各函数等式中无冒险现象的函数式有。 A.BAACCBF+=B.BABCCAF+=C.BABABCCAF+=D.CABABCBAACCBF+=E.BABAACCBF+=5函数CBABCAF+=，当变量的取值为时，将出现冒险现象。 A.B=C=1B.B=C=0C.A=1，C=0D.A=0，B=06四选一数据选择器的数据输出Y与数据输入Xi和地址码A i之间的逻辑表达式为Y=。 A.3XAAXAAXAAXAA01xx01001+B.001XAA C.101XAA D.3XAA017.一个8选一数据选择器的数据输入端有个。 A.1B.2C.3D.4E.88在下列逻辑电路中，不是组合逻辑电路的有。 A.译码器B.编码器C.全加器D.寄存器9八路数据分配器，其地址输入端有个。 A.1B.2C.3D.4E.810组合逻辑电路消除竞争冒险的方法有。 A.修改逻辑设计B.在输出端接入滤波电容C.后级加缓冲电路D.屏蔽输入信号的尖峰干扰11101键盘的编码器输出位二进制代码。 A.2B.6C.7D.812用三线-八线译码器74LS138实现原码输出的8路数据分配器，应。 A.AST=1，BST=D，CST=0B.AST=1，BST=D，CST=D C.AST=1，BST=0，CST=D D.AST=D，BST=0，CST=013以下电路中，加以适当辅助门电路，适于实现单输出组合逻辑电路。 A.二进制译码器B.数据选择器C.数值比较器D.七段显示译码器14用四选一数据选择器实现函数Y=0101AAAA+，应使。 A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=015用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=122AAA+，应。 A.用与非门，Y=765410YYYYYY B.用与门，Y=32YY C.用或门，Y=32YY+D.用或门，Y=765410YYYYYY+ 二、判断题（正确打，错误的打）1.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。 （）2.编码与译码是互逆的过程。 （）3.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。 （）4.液晶显示器的优点是功耗极小、工作电压低。 （）5.液晶显示器可以在完全黑暗的工作环境中使用。 （）6.半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。 （）7.共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。 （）8.数据选择器和数据分配器的功能正好相反，互为逆过程。 （）9.用数据选择器可实现时序逻辑电路。 （）10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （） 三、填空题1半导体数码显示器的内部接法有两种形式共接法和共接法。 2对于共阳接法的发光二极管数码显示器，应采用电平驱动的七段显示译码器。 3消除竟争冒险的方法有、第六章答案 一、选择题1CD2B3C4D5ACD6A7E8D9C10AB11C12ABC13AB14A15AB 二、判断题.10 三、填空题1阴阳2低电平修改逻辑设计接入滤第七章（选择、判断共30题） 一、选择题1同步计数器和异步计数器比较，同步计数器的显著优点是。 A.工作速度高B.触发器利用率高C.电路简单D.不受时钟CP控制。 2把一个五进制计数器与一个四进制计数器串联可得到进制计数器。 A.4B.5C.9D.203下列逻辑电路中为时序逻辑电路的是。 A.变量译码器B.加法器C.数码寄存器D.数据选择器4.N个触发器可以构成最大计数长度（进制数）为的计数器。 A.NB.2N C.N2D.2N5.N个触发器可以构成能寄存位二进制数码的寄存器。 A.N-1B.N C.N+1D.2N6五个D触发器构成环形计数器，其计数长度为。 A.5B.10C.25D.327同步时序电路和异步时序电路比较，其差异在于后者。 A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关8一位8421BCD码计数器至少需要个触发器。 A.3B.4C.5D.109.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。 A.2B.3C.4D.8108位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。 A.1B.2C.4D.811用二进制异步计数器从0做加法，计到十进制数178，则最少需要个触发器。 A.2B.6C.7D.8E.1012某电视机水平-垂直扫描发生器需要一个分频器将31500H Z的脉冲转换为60H Z的脉冲，欲构成此分频器至少需要个触发器。 A.10B.60C.525D.3150013某移位寄存器的时钟脉冲频率为100KH Z，欲将存放在该寄存器中的数左移8位，完成该操作需要时间。 A.10S B.80S C.100S D.800ms14.若用JK触发器来实现特性方程为ABQAQn1n+=+，则JK端的方程为。 A.J=AB，K=BA+B.J=AB，K=BA C.J=BA+，K=AB D.J=BA，K=AB15要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要片。 A.3B.4C.5D.1016若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。 A.2B.3C.4D.10 二、判断题（正确打，错误的打）1同步时序电路由组合电路和存储器两部分组成。 （）2组合电路不含有记忆功能的器件。 （）3时序电路不含有记忆功能的器件。 （）4同步时序电路具有统一的时钟CP控制。 （）5异步时序电路的各级触发器类型不同。 （）6环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。 （）7环形计数器如果不作自启动修改，则总有孤立状态存在。 （）8计数器的模是指构成计数器的触发器的个数。 （）9计数器的模是指对输入的计数脉冲的个数。 （）10D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。 （）11在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。 （）12把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。 （）13同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。 （）14利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态S N只是短暂的过渡状态，不能稳定而是立刻变为0状态。 （） 三、填空题1寄存器按照功能不同可分为两类寄存器和寄存器。 2数字电路按照是否有记忆功能通常可分为两类、。 3由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。 4时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。 第七章答案 一、选择题1A2D3C4D5B6A7B8B9B10D111213DA B141516AB AC 二、判断题..2.13.14. 三、填空题1.移位数码2.组合逻辑电路时序逻辑电路3.44.同步异步第八章（选择、判断共20题） 一、选择题1一个无符号8位数字量输入的DAC，其分辨率为位。 A.1B.3C.4D.82一个无符号10位数字输入的DAC，其输出电平的级数为。 A.4B.10C.1024D.2103一个无符号4位权电阻DAC，最低位处的电阻为40K，则最高位处电阻为。 A.4KB.5KC.10KD.20K44位倒T型电阻网络DAC的电阻网络的电阻取值有种。 A.1B.2C.4D.85为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率faxIm的关系是。 A.fsfaxIm B.fsfaxIm C.fs2faxIm D.fs2faxIm6将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为。 A.采样B.量化C.保持D.编码7用二进制码表示指定离散电平的过程称为。 A.采样B.量化C.保持D.编码8将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为。 A.采样B.量化C.保持D.编码9若某ADC取量化单位=81REFV，并规定对于输入电压I u，在0I u81REFV时，认为输入的模拟电压为0V，输出的二进制数为000，则85REFVI u86REFV时，输出的二进制数为。 A.001B.101C.110D.11110以下四种转换器，是A/D转换器且转换速度最高。 A.并联比较型B.逐次逼近型C.双积分型D.施密特触发器 二、判断题（正确打，错误的打）权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。 （）D/A转换器的最大输出电压的绝对值可达到基准电压VREF。 （）D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。 （）D/A转换器的位数越多，转换精度越高。 （）A/D转换器的二进制数的位数越多，量化单位越小。 （）A/D转换过程中，必然会出现量化误差。 （）A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0。 （）一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。 （）双积分型A/D转换器的转换精度高、抗干扰能力强，因此常用于数字式仪表中。 （）采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。 （） 三、填空题1将模拟信号转换为数字信号，需要经过、第八章答案 一、选择题1.D2.CD3.B4.B5.C6.A7.D8.B9.B10.A 二、判断题..9.10. 三、填空题1.采样保持量化编码第九章（选择、判断共25题） 一、选择题1一个容量为1K8的存储器有个存储单元。 A.8B.8K C.8000D.81922要构成容量为4K8的RAM，需要片容量为2564的RAM。 A.2B.4C.8D.323寻址容量为16K8的RAM需要根地址线。 A.4B.8C.14D.16E.16K4若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线加位线）共有条。 A.8B.16C.32D.2565某存储器具有8根地址线和8根双向数据线，则该存储器的容量为。 A.83B.8K8C.2568D.2562566.采用对称双地址结构寻址的10241的存储矩阵有。 A.10行10列B.5行5列C.32行32列D.1024行1024列7随机存取存储器具有功能。 A.读/写B.无读/写C.只读D.只写8欲将容量为1281的RAM扩展为10248，则需要控制各片选端的辅助译码器的输出端数为。 A.1B.2C.3D.89欲将容量为2561的RAM扩展为10248，则需要控制各片选端的辅助译码器的输入端数为。 A.4B.2C.3D.810只读存储器ROM在运行时具有功能。 A.读/无写B.无读/写C.读/写D.无读/无写11只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变B.全部为0C.不可预料D.保持不变12随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。 A.全部改变B.全部为1C.不确定D.保持不变13一个容量为5121的静态RAM具有。 A.地址线9根，数据线1根B.地址线1根，数据线9根C.地址线512根，数据线9根D.地址线9根，数据线512根14用若干RAM实现位扩展时，其方法是将相应地并联在一起。 A.地址线B.数据线C.片选信号线D.读/写线15PROM的与陈列（地址译码器）是。 A.全译码可编程阵列B.全译码不可编程阵列C.非全译码可编程阵列D.非全译码不可编程阵列 一、判断题（正确打，错误的打）1.实际中，常以字数和位数的乘积表示存储容量。 （）2.RAM由若干位存储单元组成，每个存储单元可存放一位二进制信息。 （）3.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。 （）4.用2片容量为16K8的RAM构成容量为32K8的RAM是位扩展。 （）5.所有的半导体存储器在运行时都具有读和写的功能。 （）6.ROM和RAM中存入的信息在电源断掉后都不会丢失。 （）7.RAM中的信息，当电源断掉后又接通，则原存的信息不会改变。 （）8.存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。 （）9.PROM的或阵列（存储矩阵）是可编程阵列。 （）10.ROM的每个与项（地址译码器的输出）都一定是最小项。 （） 三、填空题1存储器的和是反映系统性能的两个重第九章答案 一、选择题1.BD2.D3.C4.C5.C6.C7.A8.D9.B10.A11.D12.C13.A14.CD15.B 二、判断题..9.10. 三、填空题1.存储容量存取时间第十章（共选择、判断共21题） 一、选择题1PROM和PAL的结构是。 A.PROM的与阵列固定，不可编程B.PROM与阵列、或阵列均不可编程C.PAL与阵列、或阵列均可编程D.PAL的与阵列可编程2当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有。 A.触发器B.晶体管C.MOS管D.电容3当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。 A.组合逻辑电路B.时序逻辑电路C.存储器D.数模转换器4PLD器件的基本结构组成有。 A.与阵列B.或阵列C.输入缓冲电路D.输出电路5PLD器件的主要优点有。 A.便于仿真测试B.集成密度高C.可硬件加密D.可改写6GAL的输出电路是。 A.OLMC B.固定的C.只可一次编程D.可重复编程7PLD开发系统需要有。 A.计算机B.编程器C.开发软件D.操作系统8只可进行一次编程的可编程器件有。 A.PAL B.GAL C.PROM D.PLD9可重复进行编程的可编程器件有。 A.PAL B.GAL C.PROM D.I SP-PLD10I SP-PLD器件开发系统的组成有。 A.计算机B.编程器C.开发软件D.编程电缆11全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。 A.PAL B.GAL C.PROM D.PLA 二、判断题（正确打，错误的打）1.PROM不仅可以读，也可以写（编程），则它的功能与RAM相同。 （）2.PAL的每个与项都一定是最小项。 （）3.PAL和GAL都是与阵列可编程、或阵列固定。 （）4.PAL可重复编程。 （）5.PAL的输出电路是固定的，不可编程，所以它的型号很多。 （）6.GAL的型号虽然很少，但却能取代大多数PAL芯片。 （）7.ABEL语言是一种通用的硬件描述语言（HDL），用于PLD的开发。 （）8.GAL不需专用编程器就可以对它进行反复编程。 （）9.在系统可编程逻辑器件ISP-PLD不需编程器就可以高速而反复地编程，则它与RAM随机存取存储器的功能相同。 （）10.PLA是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于使用，因此被普遍使用。 （）第十章答案 一、选择题1.AD2.A3.A4.ABCD5.ABCD6.AD7.ABCD8.AC9.BD10.ACD11.D 二、判断题..9.10.2.综合习题库及答案试题 一一、填空题（每题3分，共24分）1（F8）16=（_）10=（_）22X=-16D，其一字节长的X反=_；X补=_。 3写出右图1逻辑电路的输出表达式F，F=_。 4动态MOS存储单元是利用_存储信息的,为不丢失信息,必须_。 5已知m序列信号发生器的反馈函数f（Q）=Q3?Q4，则其循环长度（序列长度）S=_。 6单稳态触发器暂态时间取决于_。 7施密特触发器的主要用途有_、_、_、_。 8若要求DAC电路的分辩率达到前分之一，则至少应选用_位二进制代码输入的转换器。 二、简化下列函数，且写出最简“与非”表达式（14分）1（用代数法）2 三、（10分）分别用TTL“与非”门和OC门，实现函数，画出逻辑电路图。 四、用四输入数据选择器实现函数（8分） 五、设8421BCD码对应的十进制数为X，当X2,或7时电路输出F为高电平,否则为低电平。 试设计该电路，并用于非门实现之。 （14分） 六、已知主-从型J-K触发器的CP、J、K、RD、SD端波形，试绘出Q端波形（6分） 七、作0001序列检测器的状态转换图及最简状态转换表（8分） 八、四位二进制同步计数器T1161的功能表如下（计数状态按自然二进制码转换，QD为最高位，依次为（QC、QB、QA）。 （QCC=TQDQCQBQA）表1CT74161功能表输入输出CP RLD P(S1)T(S2)A BC DQA QBQC QD0000010A BC DABC D110保持110保持1111计数1.分析下图所示电路功能（M=？）且写出态序表。 2.利用R端构成模M=7的同步计数器，并写出态序表和逻辑电路连接图。 试题一答案 一、填空题（