智能传感器系统 刘君华第4章.ppt

第4章智能传感器系统的集成技术 4 1集成电路的基本工艺4 2典型的集成电路元件制造工艺4 3微机械工艺的主要技术4 4典型微机械结构的制造4 5集成智能传感器系统举例 4 1集成电路的基本工艺 4 1 1晶片的制备 图4 1由原材料制成抛光晶片的工艺流程 第一步 把石英砂与碳一起放在炉中加热 炉子中发生一系列反应 得到纯度为98 的冶金级硅 总反应式为SiC 固体 SiO2 固体 Si 固体 SiO 气体 CO 气体 第二步 把硅碾成粉末 并使其与氯化氢 HCI 反应生成三氯氢硅 SiHCl 3 在室温下 三氯氢硅为液体 沸点32 将液体分馏 除去杂质 然后将提纯后的三氯氢硅进行氢还原 得到电子级硅 EGS SiHCl3 气体 H2 气体 Si 固体 3HCl 气体 这个反应在反应器中进行 反应器用电阻加热硅棒作硅的淀积成核中心 电子级硅 EGS 是高纯度多晶材料 一般杂质含量在10 9量级 4 1 4 2 图4 2直拉单晶炉 1 炉子 包括石英坩埚 石墨基座 旋转装置 加热元件及电源 2 单晶提拉机构 包括籽晶夹持器及旋转装置 3 保护气体控制系统 包括气体源 流量控制装置和一个抽气系统 整个系统在微机控制下自动运行 温度 单晶直径 提拉速度 旋转速率等工艺参数也由微机进行控制 尽量减少人工干预 生长单晶时 把多晶硅置于坩埚内 加热至硅的熔点温度以上 坩埚上方的籽晶夹持器夹持有一小块晶向合适 例如 111 的籽晶 把籽晶浸入熔体 部分籽晶熔化 但籽晶剩余部分的头部仍与液面紧密接触 然后将籽晶慢慢向上提拉 随着固 液交界面逐渐冷却 籽晶长成大直径单晶 典型的提拉速度为几mm min 还有一种与直拉法类似的悬浮区融法 能生长更高纯度的单晶硅 用于生产大功率器件 除此之外 还有一种布里奇曼法 用于制备高速电路和集成光电器件用GaAs单晶 晶体生长时 在熔体中加入一定量的掺杂剂 使生长的晶体中含有所要求的掺杂浓度 P型硅常用硼作掺杂剂 N型硅常用的掺杂剂是磷 晶体生长后 第一步先切去头部籽晶和尾部最后固化部分 第二步是研磨晶棒表面 使直径达到规格要求 第三步沿晶棒长度方向研磨出一个或几个平面 这些面标志晶棒的特定晶向及材料导电类型 接下来 用金刚石刀片把晶锭切成薄片 切片决定四个晶片参数 表面晶向 厚度 斜度及弯曲度 切片以后 用Al2O3和甘油混合物对晶片进行双面研磨 晶片成形的最后一步工序是抛光 经过抛光的晶片表面光滑如镜 可以在其上用光刻方法制造器件 4 1 2外延 外延 epitaxis 一词是由希腊字epi 之上 和taxis 排列 组成 外延工艺是控制杂质分布 优化器件和电路性能的一个重要手段 外延工艺的主要优点是能在远低于熔点的温度下生长 外延工艺主要有气相外延 VPE 液相外延 LPE 分子束外延 MBE 几种 在各种外延工艺中 对硅器件而言 气相外延 VPE 是最重要的工艺 其它外延工艺 如分子束外延 可提供VPE所不具备的优点 图4 3气相外延常用的三种基座 a 水平型 b 圆盘型 c 桶型 4 3 4 4 因此 反应中如果四氯化硅浓度过高 将发生硅的腐蚀而不是生长 同时 因为 4 3 式是可逆的 如果进入反应室的携带气体中含有氯化氢 将会发生腐蚀反应 常利用这个特性对硅片进行外延生长前的在位清洁处理 外延生长时 掺杂剂和四氯化硅同时导入生长系统 常用气态乙硼烷 B2H6 作为P型掺杂剂 用磷烷 PH3 和砷烷 AsH3 作为N型掺杂剂 通常用氢做稀释剂 与掺杂剂混合 以适当控制混合气体浓度 达到所需掺杂浓度 图4 4示意地说明了掺砷的化学过程 砷烷在硅表面吸附 分解 并掺入生长层 图4 4还说明了表面生长机理 基质原子 硅 与掺杂原子 如砷 在表面吸附 并运动到生长的边缘处 为使这些原子有足够的迁移率以寻找它们在晶格中的合适位置 外延生长必须有较高的温度 图4 4掺砷硅外延生长过程示意图 4 1 3热氧化 半导体可用热氧化 电化学阳极氧化 等离子体反应等多种氧化方法 其中对硅器件热氧化是最重要的 是现代硅集成电路的关键工艺之一 例如在MOSFET电路中 栅氧化层和场氧化层都是用热氧化的方法生长的 图4 5是电阻加热氧化炉的截面示意图 反应器由电阻加热的圆筒型石英管组成 开槽的石英舟放在石英管中 硅片垂直插在石英舟的槽内 气源用高纯度干燥氧气 干氧氧化 或高纯度水蒸气 湿氧氧化 炉管装片端在垂直层流罩下 罩上保持有过滤后的空气流 可减少硅片装入时受到玷污 氧化温度一般在900 1000 气体流速一般约为1cm s 氧化系统用微处理器来控制气流顺序 自动升温并使氧化温度变化控制在 1 内 硅在干氧氧化和湿氧氧化过程分别由下列反应式描述 Si 固体 O2 气体 SiO2 固体 Si 固体 2H2O 气体 SiO2 固体 2H2 气体 4 5 4 6 图4 5电阻加热氧化炉的截面示意图 干氧生长的氧化层电学性质最好 但在一定温度下生长同样厚度的氧化层所需时间比湿氧氧化要长得多 对于较薄的氧化层 如MOSFET栅氧化层 100nm 用于氧氧化 对于较厚的氧化层 如MOS集成电路中的场氧化层 500nm 以及对于双极型器件 则用湿氧氧化 以获得适当隔离和钝化的效果 4 1 4物理气相淀积 物理气相淀积主要有两种基本方法 真空蒸发淀积和物理溅射淀积 真空蒸发淀积是利用热源或电子束等能源加热待淀积材料 使材料蒸发 在真空中扩散的过程中 一部分蒸发的材料淀积在衬底上 在集成电路制造工艺中 常用这种方法淀积铝或铝合金等熔点较低的材料 作为电极或连线 对器件进行金属化 物理溅射淀积是利用荷能离子 通常为带正电的气体离子 轰击靶材 把动能直接传递给靶材原子 而使某些靶材原子从靶表面逸出 淀积在衬底材料上的物理化学过程 溅射淀积方法对于熔点特别高的难熔金属或希望保持一定化学组分的化合物材料特别有用 在集成电路中得到广泛应用 常用的溅射方法有直流溅射 射频溅射 磁控溅射 离子束溅射和反应溅射等几种 直流溅射的原理如图4 6所示 整个系统置于真空室内 真空室中充有惰性气体 常用的惰性气体是氩气 典型的气压为1 3 13 3Pa 被溅射材料 例如W Ti Si等 称为靶材 作为阴极 硅片 或其它衬底 作为阳极 阳极接地 阴极与阳极间加有 500 5000V的直流高压 电子在电场作用下被加速 与氩分子碰撞电离 产生氩离子和更多的电子 从而产生辉光放电 氩离子被电场加速向阴极运动 而电子向阳极运动产生电流 当氩离子打在靶材上时 溅射出某些靶原子和二次电子 二次电子可维持辉光放电 溅射出的部分原子落在阳极衬底上 在那里凝结成核 扩大并形成薄膜 图4 6直流溅射淀积的原理图 直流溅射只能用于溅射导电材料 绝缘靶溅射常采用射频 RF 溅射的方法 图4 7是射频溅射的原理图 在阳极衬底和阴极之间加有射频电压 这样正半周在靶上积累起来的正电荷将被负半周的电子轰击所中和 有效地解决了绝缘靶溅射过程中阴极的电荷积累问题 在射频溅射时 采用的频率一般都比较高 因为过低的频率会使正半周一开始积累起来的电荷过多 使该半周大部分时间没有溅射效率 一般采用的频率是13 56MHz 另外 射频溅射可以在更低的压强 如0 133Pa 下进行 造成的污染较小 图4 7射频溅射的原理图 把磁场用于溅射系统中 磁场能对电子起加速作用 同时大大减小电子数目损失 更有效地利用电子去电离产生离子 使溅射效率提高 衬底二次电子轰击减小 从而使薄膜均匀性改善 这就是所谓磁控溅射 利用磁控溅射淀积铝及其合金的淀积速率高达1 m min 离子束溅射是正在发展中的一种新技术 它的特点是离子不是用辉光放电产生的 而是来自一个独立的离子源 由电场加速进入放置样品的真空室 离子束源的真空度为13 3 10 3Pa 样品室的真空度为1 33 10 3Pa 为了防止带电束流因库仑排斥作用而弥散 在真空室中 离子束入口附近放一发生电子的热灯丝 使入射离子束中性化 束流打在靶上以后 靶材原子被溅射淀积在衬底上 离子束溅射的主要优点是 1 离子能量和电流独立于靶的作用过程 可根据需要单独控制 束流的入射角也可单独控制 可有效提高溅射效率 2 无电荷积累现象 可以用来溅射绝缘体 3 整个过程可以在较高的真空度下进行 高于1 33 10 3Pa 可以减少污染 4 1 5化学气相淀积 化学气相淀积的介质膜主要用于分立器件和集成电路的绝缘和钝化 通常有三种淀积方法 常压化学气相淀积 CVD 低压化学气相淀积 LPCVD 等离子体增强化学气相淀积 PCVD或等离子体淀积 在选择淀积工艺时 需要综合考虑衬底温度 淀积速率 膜的均匀性 表面形貌 电学性能 机械性能以及介质膜的化学组分等多种因素 图4 8是热壁低压CVD反应器原理图 石英管用三温区管状炉加热 气体由一端引入 另一端抽出 半导体晶片竖直插在开槽的石英舟上 典型的反应工艺参数为 压强为30 250Pa 气体流速为1 10cm s 温度为300 900 这种反应器淀积薄膜非常均匀而且加工量大 一炉可以加工几百片 图4 8热壁低压CVD反应器原理图 当器件特征尺寸减小到10 7m时 为减小热扩散造成掺杂分布的展宽 人们发展了能量增强CVD技术 能够在很低温度 25 300 下进行淀积 所谓能量增强 是指在CVD系统的热能上加上其它形式的能量 如等离子能量 聚焦电子束能量 聚焦激光束能量或聚焦离子束能量等等 事实上 我们前面提到的PCVD就是一种能量增强CVD技术 在集成电路中 SiO 2膜具有广泛的应用 不掺杂的SiO 2膜可用作多层金属化之间的绝缘膜 离子注入或扩散的掩蔽模 腐蚀的掩模或用来增加热生长场氧化物的厚度 掺磷的二氧化硅膜可用作金属层之间的绝缘隔离 磷硅玻璃回流 也可用作最终的钝化层 掺磷 砷或硼的氧化物有时也用来作扩散源 还可以用常压CVD LPCVD及其它方法来形成二氧化硅淀积膜 低温 300 500 时 用硅烷 掺杂剂与氧进行反应形成二氧化硅膜 掺磷的氧化膜的化学反应为 SiH4 O2 SiO2 2H24PH3 5O2 2P2O5 6H2 淀积过程可以在常压CVD反应器内进行 也可以在低压LPCVD反应器内进行 因为硅烷和氧反应淀积温度低 非常适合在铝层上淀积氧化硅膜 4 7 4 8 在中等淀积温度 500 800 下 可以通过在LPCVD反应器内分解四乙氧基硅烷 Si OC2H5 4 简称TEOS 得到二氧化硅 TEOS从液态蒸发并进行分解 形成SiO2及有机物和有机硅化合物等副产品混合物 Si OC2H5 4 SiO2 副产品 由于反应要求高温 所以覆盖在铝上面的二氧化硅不能用这种方法获得 它适用于在多晶硅栅上制造均匀性及台阶覆盖性好的绝缘层 在高温 900 淀积情况下 二氯甲硅烷 SiCl2H2 和氧化亚氮 笑气 在低压下进行反应生成二氧化硅 SiCl2H2 2N2O SiO2 2N2 2HCl 4 9 4 10 高温淀积的二氧化硅薄膜非常均匀 有时被用来淀积多晶硅上的绝缘膜 氮化硅膜可用中等温度 750 LPCVD方法和低温 300 等离子体增强CVD方法淀积 LPCVD薄膜具有理想化学配比 Si3N4 密度高 2 9 3 1g cm3 因为它们能有效地阻挡水和钠离子扩散 常用于钝化器件 氮化硅的氧化很慢 而且可以防止膜下面的硅氧化 也可作为硅的选择氧化掩模 用等离子体增强CVD法淀积的薄膜不是理想化学配比的 密度较低 2 4 2 8g cm3 由于淀积温度低 可以在器件完全制成后进行淀积 作器件最终的钝化膜 等离子淀积的氮化硅膜具有很强的抗划伤能力 可作为防潮膜 还能阻挡钠离子扩散 CVD也是金属化工艺中很有吸引力的一种工艺 它能形成有良好台阶覆盖的共形覆盖层 而且能同时进行大批量的淀积 淀积的薄膜电阻率也比物理气相淀积的低 另外 利用CVD工艺能够淀积钨 钼 钽 钛等低电阻率 高熔点金属 这是CVD技术在集成电路工艺中主要的新应用领域之一 4 1 6光刻 1 光刻工艺流程 光刻工艺是利用光刻胶受光照部分与未受光部分溶解特性的巨大差异在衬底表面制作图形的技术 光刻胶的主要成分是感光树脂 它分为负性光刻胶和正性光刻胶两种 在显影液中 正性光刻胶曝光后的部分很容易被溶解 未曝光的部分则很难溶解 负性光刻胶的特性则恰恰相反 因此在硅片上涂一薄层胶 令其在某些部分感光 经显影后留下胶膜的图形 利用这层胶膜作为掩模 进一步对未被覆盖的Si 或SiO2 Si3N4等材料 进行刻蚀加工 把胶膜上的图形转移到硅衬底的薄膜上去 从而作成各种器件和电路结构 任何一种典型的光刻过程主要都包括三个步骤 曝光 显影 腐蚀或淀积 图4 9是光刻工艺的主要流程 涂胶的操作是在洁净干燥的硅片表面均匀地涂一层光刻胶 常用的方法是先把胶滴在硅片上 然后使硅片高速旋转 液态胶在旋转中因离心作用由轴心沿径向流出硅片 但粘附在紧靠硅片表面的胶受粘着力的作用而被留下 在旋转过程中胶所含溶剂不断挥发 可得到一层均匀分布的胶层 胶层的厚度与光刻胶种类 旋转速度 液态胶粘度有关 为防止胶层与硅片表面粘附不牢 涂胶前的硅片表面必须按严格的规程清洗干净而且要烘烤干燥 对于粘附能力弱的光刻胶 涂胶前应先在硅片表面涂一层粘着剂 图4 9光刻工艺主要流程 前烘是指曝光前用烘烤的方法使胶层中的溶剂挥发 从而使胶层干燥的工艺步骤 通常采用干燥循环热风 红外线烘烤及热板烘烤等热处理方法使胶层干燥 前烘的作用有 1 增强胶层与样品的粘附能力 2 在接触式曝光中可以提高胶层与掩模版接触时的耐磨性能 3 提高和稳定胶层的感光灵敏度 2 紫外光曝光 紫外光源是光刻技术中最早采用的方法 也是目前工业上普遍应用的光刻光源 最初的紫外光源是由高压泵灯产生的 现在则普遍采用高亮度 高单色性 方向性好的紫外激光光源 通常使用CeCl2或Ar 准分子激光器 以紫外光源为基础的曝光方法主要有 接触式 接近式和投影式 图4 10接近式曝光装置示意图 它由四部分组成 光源 掩模版 硅片 样品 以及对准台 紫外光照射到掩模版上 在光刻胶膜上形成图形的像 掩模版与硅片之间有一小的间隙s s一般为几个微米或更小 这种方法称为接近式 接近式曝光的理论分辨率除了同光源波长有关外 还和掩模版与硅片间的间隙s有关 它通常由下式决定 4 11 接触式曝光系统与接近式相同 惟一的区别是掩模版与硅片紧密接触 因此s非常小 但不等于0 因为曝光胶有一定的厚度 而曝光是在胶层中进行的 故接触式曝光的分辨率优于接近式曝光 投影光刻系统原理如图4 11所示 平行光源透过掩模版并由第二个透镜聚焦投影成像到硅片上 硅片支架和掩模版间有一对准系统 投影曝光的两个突出优点是 1 样品与掩模版不接触 免去了接触磨碰引入的工艺缺陷 提高了成品率 2 掩模不易破损 所以可以对掩模做仔细修整 消除缺陷 提高掩模的利用率 图4 11投影光刻系统原理图 投影曝光的两个突出优点是 1 样品与掩模版不接触 免去了接触磨碰引入的工艺缺陷 提高了成品率 2 掩模不易破损 所以可以对掩模做仔细修整 消除缺陷 提高掩模的利用率 投影曝光系统的分辨率主要受光波衍射效应的限制 它由下式决定 式中 N A 是光学系统的数值孔径 是光波长 4 12 3 几种新型的曝光系统随着集成电路集成度的提高 单个元件尺寸的减小 对曝光系统的分辨率要求越来越高 一些新的曝光光源和方法也应运而生 并得到发展 采用短波长的光源可以提高光刻的分辨率 X射线比紫外光波长小2 3个数量级 成为吸引人的探索领域 由于X射线束不易被聚焦 所以大都采用接近式曝光 目前 X射线光刻还停留在实验室阶段 用同步辐射加速器产生的准平行高亮度软X射源 波长在0 4 5nm之间 同时其它软X射线光源 如X射线激光 等也在探索之中 日本用同步辐射软X射线光源 采用接近式曝光 已得到图形非常好的线宽70nm的图形 X射线光刻从室验室走向工业生产还有许多技术需要取得突破 高亮度 低价格 准单色 准平行的X射线源 X射线光学系统 高反差的掩模版材料 高灵敏度 高分辨率和抗腐蚀能力的光刻胶 电子束曝光是指具有一定能量的电子进入到光刻胶中与胶分子相互作用 并产生化学反应 电子束波长仅为0 01nm 因此可以不考虑衍射效应 在电子束曝光过程中影响分辨率的主要是邻近效应 扫描电子束曝光是一种理想方法 其最好线宽达1 3nm 目前存在的主要问题是加工速度慢 在一个 100mm硅片上完成图形曝光约需1h以上 生产上主要用它制做掩模 室验室中 则正致力于提高在硅片上直接曝光的效率 如采用组合曝光或多电子束同时扫描技术 4 1 7刻蚀 刻蚀的主要内容是把经过曝光 显影后光刻胶图形中下层材料的裸露部分去掉 在下层材料上重现与光刻胶相同的图形 按照不同的标准 刻蚀可分为各向同性腐蚀和各向异性腐蚀 或湿法腐蚀和干法腐蚀 湿法腐蚀曾经是器件和集成电路中广泛采用的方法 但随着电路集成度的提高 线宽变细 1 m 腐蚀效果变差 已逐步为干法腐蚀所代替 腐蚀不仅在IC工艺中占有重要地位 而且是微机械工艺中的重要工具 在微机械工艺中 各种腐蚀方法的特点表现得更加明显 4 1 8扩散 扩散是将可控制数量杂质掺入半导体内的一种关键工艺 经常用于对衬底进行选择掺杂以形成N型区或P型区 利用掺杂剂的气相淀积或掺杂氧化物源 将掺杂剂原子置于半导体晶片的表面上或附近 经过扩散 掺杂剂浓度从表面到体内单调下降 掺杂剂在半导体内的分布主要由扩散温度及扩散时间决定 图4 12是扩散杂质在衬底中的分布情况 高温扩散工艺在70年代以前是选择掺杂的主要方式 现在在集成电路中扩散主要用来形成深结 如CMOS中的N阱 图4 12扩散杂质在衬底中的分布 扩散过程是由晶片中杂质原子浓度分布不均引起的 杂质原子在晶格中可作替式或间隙式运动 如果用D表示扩散系数 C表示杂质浓度 则扩散流密度 单位时间通过单位面积的杂质原子数 F为 杂质扩散常用的方法有两种 即恒定表面浓度扩散和恒定杂质总量扩散 恒定表面浓度扩散是由气态源将杂质原子输运到半导体表面并向体内扩散 整个扩散过程中 气态源保持表面浓度恒定 恒定杂质总量扩散是将固定 恒定 量的杂质淀积在半导体表面薄层内 然后杂质逐渐向半导体内扩散 这两种扩散方法因为边界条件不同 杂质在基片内的分布形式也不一样 前者呈余误差函数分布 后者是高斯型分布 4 13 杂质扩散一般是把半导体晶片放在炉子中 并通以含有掺杂剂的气体 炉子及气体管道设备与热氧化类似 常用的温度对硅为800 1200 硅的扩散常用硼作P型掺杂剂 用砷和磷作N型掺杂剂 这三种杂质在硅中固溶度很高 在扩散温度范围内可高达5 1020cm 3以上 容易得到很高的掺杂浓度 这些掺杂剂可用固态源 如BN As2O3 P2O5 液态源 如BBr3 AsAl3 POCl3 以及气态源 如B2Br3 AsH3 PH3 用惰性气体 如N2 作为携带气体 把源剂输运到半导体表面 并在表面进行还原 以一个固态源的化学反应为例 2As2O3 固体 3Si 固体 4As 固体 3SiO2 固体 4 14 常用的掺杂杂质在二氧化硅中的扩散系数比硅中小得多 如在900 时 砷在硅中的扩散系数为4 10 19cm2 s 硼为3 10 19cm2 s 磷为4 10 18cm2 s 利用二氧化硅这种特性 可以把二氧化硅作为掺杂的有效掩模 二氧化硅的掩蔽作用是目前集成电路的基本工艺 如果在氧化层上刻出窗口 利用留下的氧化层作为掩模 可以把掺杂剂杂质引入硅衬底的指定区域以形成P N结 4 1 9离子注入 离子注入是把具有一定能量的带电离子掺入到硅等衬底中 用来改变衬底的电学性质 典型的离子能量是30 300keV 注入剂量在1011 1016离子数 cm2范围内 同扩散工艺相比 离子注入的主要优点是可以精确控制掺入杂质的数量 重复性好 加工温度低等 图4 13是离子注入系统示意图 离子源含有电离的掺杂原子 如B 和As 质量分析器的作用是去除掉不希望的离子 经过选择的离子进入加速管并被电场加速到高能状态 高能离子经过垂直扫描器与水平扫描器注入到半导体衬底中 图4 13离子注入系统示意图 进入衬底的高能离子通过两种机制损失能量 运动速度逐渐减慢 最后停留在衬底中 一种是离子与靶原子核发生作用 将能量转移给靶原子核 使入射离子发生偏转 也使很多靶原子核从原来的格点移位 这种情况通常称为核阻止过程 另一种常被称为电子阻止过程 其机理是入射离子与靶原子周围电子云的互相作用 通过库仑作用 离子和电子碰撞失去能量 电子被激发到较高能级或脱离原子 对于质量不同的原子 这两种阻止机制所起作用的大小也不一样 如对较轻的硼离子主要通过电子阻止过程消耗能量 对较重的砷离子则主要通过核阻止过程消耗能量 对和硅原子质量相差不多的磷离子来说 存在一个临界能量 130keV 注入离子能量高于临界能量主要通过电子阻止过程消耗能量 而低于临界能量时则通过核阻止过程消耗能量 离子在衬底中从入射到静止所经过的总行程称为射程 射程在入射上的投影称为投影射程 由于单位距离中碰撞次数以及每次碰撞所消耗的能量均为随机变量 因此质量和初始能量相同的离子在衬底内停留的位置有一个空间分布 通常这个分布可用高斯分布函数近似表示 顺便说一点 离子注入时 在垂直入射轴方向中也会产生注入离子的分布 在掩模的边缘发生横向渗透 但这种横向渗透深度远小于热扩散中的横向扩散深度 这也是离子注入工艺的主要优点之一 用高斯函数能很好地说明注入离子在非晶硅或小晶粒多晶硅衬底中的分布情况 对于单晶硅 只要离子方向偏离低指数晶向 如 100 110 等 也能用高斯型函数来描述离子注入分布 但是当入射离子对准某一主要晶向时 有一部分注入离子行进的轨道和靶原子距离不是很近 这部分注入离子和核碰撞时不会损失很多能量 此时入射离子主要由电子阻止造成能量损失 产生所谓沟道效应 沟道效应使离子射程比在非晶硅中大很多 在实际应用中 沟道效应对器件制造是不利的 为了避免沟道效应 一般将注入离子偏离主晶向7 10 角入射或先注入惰性气体离子 使表面形成非晶层 再进行杂质注入 进入半导体的高能离子与原子核碰撞 核阻止 过程中 能向晶格转移足够能量 使晶体原子发生移位造成晶格无序 损伤 这些移位原子可能拥有大部分能量 它们本身又引起邻近原子的级联二次移位 结果沿离子经过区域形成树枝状无序区 如图4 14 b 所示 当单位体积内移位原子接近半导体的原子密度时 单晶材料便成为非晶材料 图4 14离子注入形成无序区 a 注入轻离子 b 注入重离子 轻离子在半导体中运动主要由电子阻止消耗能量 电子阻止不会使原子移位形成损伤 但当轻离子在晶体中运动能量减低到一定程度之后 核阻止将成为能量损耗的主要机制 此时将产生原子移位 因此 轻离子注入损伤层主要在离子最终位置附近 如图4 14 a 所示 例如以100eV的硼离子注入硅衬底中 损伤区主要发生在150 m附近 重离子在半导体中运动主要由核阻止消耗能量 因此在整个离子运动的投影射程内都将发生显著损伤 形成畸变团 因为损伤区和畸变团等的存在 注入的离子大都不是以替位形式处在原有原子位置上 退火的作用是在适当的温度下 使注入离子进入晶格点阵 即激活 恢复迁移率及其它材料参数 退火温度是指在一定的离子注入量下 在该温度下退火30分钟后90 的注入离子被激活 通常的扩散炉退火 由于退火时间较长 将使杂质分布显著变宽 随着器件尺寸变小 要求用低温和瞬时退火工艺 以使杂质扩散减小 如利用激光 电子束等作能源 可以大大缩短退火时间 即所谓瞬时退火 10 9s 102s 有效减小杂质分布变宽的现象 4 2典型的集成电路元件制造工艺 4 2 1典型的集成电路制造流程 1 设计 由设计者根据系统或电路的功能要求 以现有工艺为出发点 采用计算机辅助设计 CAD 手段设计电路并生成版图 将已设计完成的版图转化为一套光刻掩模版 一种集成电路往往有6 10块 甚至更多的掩模版 分别作为氧化 扩散 离子注入 互连 金属化和压焊等各种工序的掩模图形 2 芯片制造 如图4 15中虚线框中 原材料是具有一定电阻率及晶向的抛光晶片 薄膜形成工艺包括 外延生长半导体薄膜 热氧化膜 淀积多晶硅 介质和金属膜 薄膜形成后 用扩散或离子注入进行掺杂 或在薄膜形成后进行图形曝光 图形曝光后 通常进行刻蚀 接着再进行另一次掺杂或再形成薄膜 将各个掩模版上的图形逐次转移到半导体晶片表面层上 获得最终的IC器件 如果是在一个晶片上制造了多个相同芯片 则还要进行划片或激光切割将芯片分开 3 封装 对制造好的芯片进行封装 为在实际电子学上的应用提供合适的散热和引线连接条件 4 测试 对做好的芯片进行测试 剔除坏的芯片 图4 15集成电路制造的主要步骤 4 2 2集成电路电阻器 图4 16集成电阻器 对于直条形电阻器 在深度X处厚度为dX 与表面平行的P型材料薄层的微分电导为 式中 W与L分别为条形电阻器的宽度和长度 暂且忽略端头接触面积 P为空穴迁移率 P X 为空穴浓度的分布函数 如果已知P X 分布和 P值 则整个条形注入区的总电导为 4 15 4 16 式中 Xj为结深 是一个方形电阻的电导 电阻值是 其中1 g通常用符号R表示 称为薄层电阻 单位为 4 16 集成电路中的多个电阻是同时制成的 只要在掩模版上确定不同的几何形状即可 由于所有电阻用同样的工艺过程制造 因此可把电阻值分为两部分考虑 由注入 或扩散 工艺决定的薄层电阻R 以及由图形尺寸决定的比值L W 一旦R 值已知 电阻值即由比值L W 即电阻图形的方块数 决定 集成电阻器端头接触面积会引起附加电阻 如在图中情况 一个端头近似等于0 65 方 曲折形电阻器的拐角处的一方是0 65 方 例如 90 m长10 m宽的电阻等于9 方 9 两个端头接触相当于1 3 若注入层的薄层电阻为1k 则电阻值为10 3 1k 10 3k 图4 17热敏电阻的结构示意图 硅热敏电阻的结构如图4 17所示 它是由厚250 m 长 宽均为500 m的N型硅片制成的平面结构 芯片平面是一个直径为40 m的圆形欧姆接触 背面是厚约3 5 m的N 型区 上电极是厚约20 m 直径为350 m的银系多层结构 芯片背面作为欧姆接触的N 型扩散层和银系金属形成下电极 硅热敏电阻是利用上下电极之间阻值随温度变化制成的 由于接触电阻很小 所以因热激发而产生的载流子可以忽略不计 电流取决于N 区提供的载流子 如果在上电极施加正电压 使流过热敏电阻的电流为1mA 在较小的N 区由于热激发而产生的空穴与周围返回的电子复合 不产生电流 即电流仅取决于电子 由于电子迁移率随温度升高而减小 因此在300 以下 电阻随温度升高而增大 热敏电阻的制造过程同普通电阻类似 只是一些具体工艺参数不同 4 2 3集成电路电容器 集成电路中有两类电容器 MOS电容器和P N结电容器 MOS metal oxide semiconductor 电容器用重掺杂区 如发射区 作为一个极板 顶层金属作为另一个极板 中间的氧化层作为介质层 图4 18为MOS电容器的顶视图和截面图 MOS电容器的制法如下 在硅衬底上热生长一层厚氧化层 接着在氧化层上曝光和刻蚀形成窗口 利用剩余的氧化层做掩模 在窗口内用扩散或离子注入的方法形成P 区 窗口外的厚氧化层作为掩蔽层 再在窗口内热生长薄氧化层 接着进行金属化电极连接 单位面积的电容量为 式中 ox为二氧化硅的介电常数 ox o为3 9 d为薄氧化层厚度 图4 18MOS电容器的顶视图和截面图 a 集成MOS电容器 b 集成P N结电容器 若想进一步增大电容量 可采用介电常数较大的绝缘体 例如Si3N4 ox o 8 和Ta2O5 ox o 22 MOS电容器的下电极用重掺杂材料制成 电容量与外加电压无关 而且与它有关的串联电阻也减少了 集成电路P N结电容器与双极晶体管的一部分结构相同 其制造工艺将在4 2 5节详细讨论 图4 18 b 是N P结电容器的顶视图与截面图 P N结电容器一般被反向偏置 即P区相对N 区加反向偏压 电容量不是常数 而是随外加电压VR与内建电势Vbi以 VR Vbi 1 2的关系变化 因为P区电阻率比P 区大 所以P N结电容器串联电阻比MOS电容器高很多 4 2 4电感的制造 在传统的集成电路中 电感使用非常少 但是在智能传感器微系统中 测量数据的无线传递 能量的无线发送 微执行器的电磁驱动 这些都促使了电感制造技术的发展 增大电感量的一个重要途径是增加微电感的纵横比 aspectratio 一种方法是在铜膜上制作电感掩模 然后在腐蚀液中进行腐蚀得到微电感线圈 另一种方法是利用电感掩模版在衬底上淀积活化层 接着在活化层上电镀厚铜层 形成微型电感 这两种方法的共同缺点是不利于制造纵横比很高的大容量微型电感 因为无论是腐蚀液对铜的腐蚀 还是铜在活化层上的电镀生长 都表现为各向同性的特点 限制了铜线条尺寸的进一步缩小 利用光刻胶材料制成电感模具 在模具中电镀生长铜线圈层 是一种非常好的微型电感制造方法 这种方法有两个优点 一是模具限制了铜导线的横向生长 也就是说 在模具的限制下 电镀生长铜导线表现为各向异性 二是电镀的速率能够比较容易而且精确地控制 使铜导线层的高度与模具高度相同 形成一个较平坦的表面 便于在其上淀积绝缘隔层 制造另一个电感线圈层 得到多层电感线圈组成的大容量微型电感 这种方法的一种典型制造过程如下 1 衬底是厚度为0 1mm的不锈钢膜片 膜片两面都涂有聚酰亚胺薄膜 首先用溅射的方法在衬底上淀积一层0 4nm 厚的Pt粒子层 作为非电镀过程中 铜的生长核 图4 19 a 2 在溅射的Pt粒子层上 用甩胶的方法形成厚的聚酰亚胺光刻胶层 利用光刻工艺和电感线圈掩模版 将光刻胶制成线圈模具 在光刻胶曝光和显影之后 进行烘烤 利用聚酰亚胺的热缩性 能够得到体积因子 导线体积 电感体积 很高的微型电感 其处理步骤如下 在140 温度下烘烤30分钟 在350 温度下烘烤120分钟 经过烘烤的聚酰亚胺薄膜厚度缩小为原来的一半 约6 m 截面也变成梯形 如图4 19 b 所示 3 在40 下 将衬底浸入碱性铜溶液中 形成厚的导电线圈层 最常使用的碱性铜溶液是Cu OH 2 PH值是13 在上述温度下 两分钟时间可生长0 2 m厚的铜层 非电镀生长 如图4 19 c 所示 4 在CBF Copperborofluoride 溶液中 对铜导电线圈层进一步电镀加厚 使其与光刻胶模具高度一致 如图4 19 d 所示 5 甩胶形成一层3 5 m的聚酰亚胺光刻胶作为隔离层 在隔离层上光刻接触孔 如图4 19 e 所示 重复以上步骤 可以在隔离层上制造第二层电感线圈 最终得到多层线圈组成的大容量 高纵横比微型线圈 图4 19高纵横比电感线圈制造的主要步骤 4 2 5双极性晶体管 N P N型双极晶体管比P N P型晶体管具有更高的速度性能 因此IC中的双极晶体管大多是N P N型 整个制造过程有六次薄膜形成 六次图形曝光 四次刻蚀 四次离子注入 每次操作都需要精确控制和监测 任何一次操作失败 一般都将导致片子报废 N P N型双极晶体管的原材料是P型轻掺杂 约1015cm 3 111 或 100 晶向的抛光硅片 图4 20双极晶体管制造过程截面图 第一步是形成埋层 埋层的主要目的是减少集电极串联电阻 在硅片上热氧化生成一层厚氧化层 0 5 1 m 在氧化层上开窗口 窗口区内注入低能砷离子作为预淀积 注入量是精确控制的 约30keV 约1015cm 2 如图4 20 a 所示在1100 进行主扩散 形成N 埋层 薄层电阻的典型值为20 第二步是生长N型外延层 除去硅片的氧化层 置于外延炉中进行外延生长 根据器件的用途决定外延层的厚度和掺杂浓度 模拟电路在作放大应用时 使用电压较高 外延层较厚 掺杂浓度较低 数字电路中因使用电压较低 外延层较薄 掺杂浓度较高 图4 20 b 是外延后的器件截面图 在外延过程中 埋层有向外延层扩散的现象 为减少这个扩散 应采用低温外延工艺 并在埋层中使用扩散系数低的杂质 如砷 第三步是形成横向氧化物隔离区 在外延层上热生长一薄氧化层 约50nm 接着淀积一层约100nm厚的氮化硅 如果没有薄氧化层而把氮化硅直接淀积在硅上 在随后的高温过程中氮化硅会造成硅表面损伤 然后用光致抗蚀剂作掩模 将设定区域的氮化硅和氧化硅层以及外延层的一半腐蚀掉 接着向暴露的硅区注入硼离子 图4 20 c 图4 20 d 第四步是形成基区 用光抗蚀剂作掩蔽层保护器件右半部 注入硼离子 约1012cm 2 形成基区 图4 20 f 再进一次光刻 除基区中央部分留下一小块薄氧化层外 把其余的薄氧化层全部去掉 图4 20 g 第五步是形成发射区 图4 20 h 基极接触孔用光致抗蚀剂作为掩模 进行低能量 高剂量砷离子注入 约1016cm 2 以形成N 发射区和N 集电极接触区 去除光致抗蚀剂 第六步是用金属化工艺形成基极 发射极 集电极接触 4 2 6MOS场效应晶体管工艺 MOSFET是VLSI最主要的器件 它的尺寸比其它类型器件能按比例缩得更小 MOSFET工艺可分为NMOS N沟MOSFET 工艺和CMOS 互补MOSFET 工艺 CMOS工艺是把P沟和N沟MOSFET做在同一个芯片上 它的功耗显著低于双极型和NMOS电路 与双极型晶体管制造工艺相比 NMOS电路所需步骤要少一些 MOSFET的结构也比较简单 它仅需横向氧化层隔离 而且MOSFET的掺杂分布不如双极型晶体管复杂 控制也不要求那么严格 其制造工艺步骤中有六次薄膜形成 四次图形曝光 四次刻蚀 三次离子注入 NMOS工艺所用原材料为P型轻掺杂 约1015cm 3 100 晶向抛光硅片 第一步与双极晶体管相似 形成氧化物隔离区 热生长薄二氧化硅层 约50nm 接着淀积氮化硅 约100nm 用光致抗蚀剂作器件有源区的掩模 图4 21 a 通过复合的氮化硅 氧化硅层注入硼 形成沟道隔断区 图4 21 b 然后刻蚀掉没有被抗蚀剂覆盖的氮化硅层 去除抗蚀剂后 把硅片放在氧化炉中氧化 在已去掉氮化硅的区域内生长场氧化层 第二步是生长栅氧层和调整阈值电压 去掉有源区上的氮化硅和氧化硅复合膜 生长一层薄的栅氧层 约几十纳米 对增强型N沟器件 在沟道区内注入硼离子使阈值电压增加到某一预定值 如 0 5V 对耗尽型N沟器件 在沟道区内注入砷离子以减少阈值电压 如 0 5V 第三步是形成栅极 淀积多晶硅层 用扩散或注入法掺浓磷 使薄层电阻达到20 30 这样的薄层电阻值适合栅长大于3 m的MOSFET 当器件更小时 可用难熔金属或多晶硅与金属硅化物的复合层作栅材料 使薄层电阻降低到约1 第四步是形成源区和漏区 在刻出栅图形后 图4 21 d 以此为掩模注入砷离子 约30keV 约1016cm 2 以形成源区与漏区 因此源区与漏区相对于栅极是自对准的 第五步是金属化 在整个硅片上淀积掺磷的氧化层 磷硅玻璃 加热硅片使磷硅玻璃回流 得到平滑的表面形貌 图4 21 f 在磷硅玻璃上刻出接触孔 淀积金属层 并刻出金属引线图形 制成的MOSFET截面如图4 21 g 所示 相应的顶视图4 21 h 图4 21NMOS制造步骤截面图 图4 22 a 是一个CMOS反相器 上部PMOS的栅极与下部NMOS的栅极相连 两个管子都是增强型MOSFET PMOS的阈值电压UTP 0 5 1 0V 当输入电压Ui为0或一个小的正值时 PMOS管导通而NMOS截止 因此输出电压Uo非常接近VDD 逻辑1 当输入为VDD时 PMOS管截止而NMOS管导通 输出电压Uo 0 逻辑0 CMOS最引人注目的特点是功耗非常小 不论在哪种逻辑状态 在VDD和地之间串联的两个管子中 总有一个处于非导通状态 稳态时电流是很小的漏电流 只在开关过程中两个管子都处于导通状态时 才有显著的电流流过CMOS反相器 因此平均功耗很小 图4 22CMOS反向器 其制造步骤为 首先在N型衬底上进行杂质注入 然后通过主扩散以形成P阱 P型杂质浓度必须足够高 以补偿N型衬底的本底浓度 在P阱内制造N沟MOSFET的过程与前述NMOS相同 对P沟MOSFET 在衬底上注入B 或BF 2 离子以形成源 漏区 沟道注入As 离子以调整阈值电压 在P沟器件四周的场氧化层下形成N 沟道隔断区 由于要形成P阱和P沟MOS CMOS电路的制造工序约是NMOS的两倍 也可在P型衬底上形成N阱来代替上述的P阱工艺 P阱和N阱工艺由于杂质浓度较高 迁移率会降低 最近有一种所谓双阱工艺 即在轻掺杂衬底上用杂质注入分别形成P阱和N阱 可以获得较高的沟道迁移率 4 3微机械工艺的主要技术 4 3 1SOI晶片 硅传感器本身由两部分组成 敏感部分和电学部分 敏感部分必须与所测环境接触 如PH离子敏 敏感膜必须放在所测溶液中 而电学部分最怕接触恶劣环境 为保证传感器的使用寿命和可靠性 必须将两部分隔离开 SOI SilicononInsulator 晶片是最能满足这一要求的材料 它可将传感器的敏感部分放在二氧化硅介质的一边 有源部分放在其另一边 很完美地将有源部分与敏感部分隔开 同时也与恶劣环境隔开 另外 SOI晶片中的SiO2埋层可以作为微加工中的腐蚀终止层 简化微机械加工的工艺步骤 因为SOI晶片在微传感器 特别是在集成智能传感器制造中具有极大优势 最初的SOI工艺是在非晶衬底 如SiO2 上沉积硅膜 衬底上沉积的硅膜只能是非晶硅或多晶硅 要获得单晶硅还需要再结晶 图4 23是用条形加热源使沉积的多晶硅膜再结晶 以制作SOI晶片的一种方法 制作过程是 1 在平整的硅衬底上氧化生成一个SiO2薄层 2 利用光刻方法在SiO2上刻出一定的图形 图形内裸露出硅 3 在表面上气相淀积一层厚0 5 1 m的多晶硅 4 加上热源使多晶硅熔化 一直熔到硅衬底上 对熔硅来说这时衬底起籽晶作用 5 横向移动热源 在氧化层上横向生长出单晶硅 图4 23用条形加热源使多晶硅膜再结晶 制作SOI晶片 这种方法主要缺点是不能用来制作大面积SOI晶片 SIMOX SeparationbyIonImplantationofOxygen 是目前工业上制造SOI晶片的主要技术 也是最成熟的技术 利用SIMOX可制作4 8英寸的晶片 而且晶片上部的硅层 0 2 m 能够满足LSI电路要求 SiO2埋层在整个晶片中都具有很高的质量 其主要的制作过程是在硅衬底中注入氧离子 然后进行高温退火 氧离子的注入剂量为1 8 1018cm 2 远高于普通的注入剂量 为了防止衬底非晶化 需要在500 时进行离子注入 而且注入剂量 离子束方向和离子能量都需要严格控制 高温退火 1300 几乎可以消除注入过程中产生的所有缺陷 例如用SIMOX技术制作上部硅层厚200nm SiO2埋层厚400nm的SOI晶片的位错密度小于105cm 2 通过SiO2埋层的漏电流密度小于0 1nAcm 2 利用SDB SiliconWaferDirectBonding 方法 可获得与本体硅同样质量的硅膜 具有缺陷少 界面态低 工艺简单等优点 是另一种制作大面积SOI晶片的方法 SDB键合主要依靠氧化了的硅片表面具有很强的亲水性 在一定温度下 硅片重合的界面上 氢键的作用是使表面吸附的OH 聚合分解成水和硅的氧化物 在高温下依靠硅的塑性变形而形成一体 具体方法是将硅片在湿氧中氧化得到所需要的SiO 2膜厚度 放入硫酸加双氧水溶液中处理 去离子水中冲洗 甩干 在室温下面对面重合放入扩散炉中 在氮气保护下 在高于1000 温度下烧结 形成Si SiO2 Si结构 键合强度随键合温度提高而增强 最后根据器件需要 采用自停止腐蚀或磨片 抛光的方法将硅片减薄 4 3 2硅的各向异性刻蚀技术 图4 24选择取向腐蚀 例如用NaOH溶液对Si进行腐蚀时 腐蚀速率沿 100 晶面最快 110 晶面次之 111 相对而言最慢 因此对 100 的硅片表面 其深度方向的刻蚀呈现各向异性 见图4 24 由于硅 100 与 111 的夹角为54 7 所以宽度为W1的腐蚀图形 腐蚀深度为h时 得到下面的宽度W2近似为W2 W1 2hcot54 7 如果是各向同性腐蚀的话 其W2近似为W2 W1 2hcot45 4 19 4 20 表4 1常用的刻蚀剂特性 EDP有三个特性使它非常适合于微机械制造 1 各向异性腐蚀特性能实现特殊的几何结构 2 EDP具有非常好的选择性 可以用很多材料作为掩模 例如SiO2 Si3N4 Cr和Au等 3 腐蚀速率同掺杂浓度有关 对掺硼浓度很高的硅 它的腐蚀速率几乎为零 KOH水溶液的腐蚀速率也同晶向有关 而且对 110 与 111 晶向的腐蚀速率之比要远高于EDP 因此在 110 晶片腐蚀槽时非常有效 利用这一特性可以腐蚀出纵横比很高的槽 KOH水溶液的不足之处是对SiO2也有腐蚀作用 这样就不能用SiO2作腐蚀过程中的掩模 Si3N4是适合KOH水溶液的掩模材料 HNA的腐蚀速率和腐蚀特性与掺杂浓度关系非常大 三种组分的混合比和腐蚀速率在表4 1中给出 不幸的是SiO2对不同的混合比都有腐蚀产生 使它的掩模很难得到 尽管能够用SiO2做短时间腐蚀的掩模 Si3N4和Au做长时间腐蚀的掩模 与EDP掩模特性相比 它的掩模特性仍然对微机械结构的加工有些不足 单晶硅腐蚀有下列四个基本过程 1 空穴进入半导体Si中 使Si成为Si 2 OH 与Si 接触 3 氢氧化硅与溶液中的离子发生反应 4 反应产物分解到腐蚀液中 HNO3 HNO2 H2O 2HNO2 2OH 2h 4 21 这意味着任何腐蚀液都应提供OH 离子和空穴 并且需包含丰富的中间反应 这些反应的产物可溶解在腐蚀液中 在HNA腐蚀液中 空穴和OH 都是由HNO3提供的 同时HF酸中的F 离子用来产生可溶解的H2SiF6 HNO3中含有一定量的HNO2 HNO3与HNO2的反应又能产生新的HNO2分子 因此整个反应可以自动进行下去 其反应式为 这个反应同时也能产生空穴h 使硅原子氧化度提高 变为Si 同时也能提供使硅氧化的OH 离子 EDP腐蚀液中 乙二胺和水产生空穴和OH 焦儿茶酚产生可溶解的Si C6H4O2 3 没有水的乙二胺和焦儿茶酚混合物对硅不会产生腐蚀 HNA的腐蚀速率同掺杂的离子浓度和种类有关 重掺杂硅中有更多的载流子 因此比轻掺杂有较高的腐蚀速率 例如对于HNA腐蚀液 1 3 8 无论P型或N型 掺杂浓度 1018cm 3 时 典型的腐蚀速率是1 3 m min 而当掺杂浓度 1017cm 3时 其腐蚀速率几乎为零 各向异性腐蚀剂EDP和KOH表现出另一种特性 在重掺杂硼 约1020cm 3 样品中 它的腐蚀速率接近于零 这个掺杂浓度接近硼进入硅晶格的极限 5 1019cm 3 较小的硼原子进入硅晶格后 在硅中产生一个应力 形成小范围内的应变 在高掺杂浓度下 应力变得非常大 使得多余的硼离子 5 1019cm 3 进入间隙位置 强烈的B Si键使得移动硅原子所需的力增大到了阻止腐蚀进行的地步 在HNA腐蚀液中没有观察到腐蚀停止现象 HF可以分解B2O3 氧化硼和硅表面产生的氢氧化物在KOH和EDP腐蚀液中不能溶解 在这种情况下 表面高掺杂浓度的硼 在一些中间反应过程中生成了氧化硼和氢氧化物 阻止了硅的进一步分解 图4 25几个典型各向