数电课后答案第5章 蒋立平版.pdf

考研精灵QQ652567358 店 习题习题习题习题 5 1 请根据图P5 1所示的状态表画出相应的状态图 其中X为外部输入信号 Z为外部输 出信号 A B C D是时序电路的四种状态 图图图图 P5 1 图图图图 P5 2 题题题题5 1 解解解解 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 A B C D 图图图图 题解题解题解题解 5 1 5 3 在图5 4所示RS锁存器中 已知S和R端的波形如图P5 3所示 试画出Q和Q对应的输出 波形 图图图图 P5 3 题题题题5 3 解解解解 考研精灵QQ652567358 店 图图图图 题解题解题解题解 5 3 5 5 在图5 10所示的门控D锁存器中 已知C和D端的波形如图P5 5所示 试画出Q和Q对应 的输出波形 图图图图 P5 5 题题题题5 5 解解解解 图图图图 题解题解题解题解 5 5 5 7 已知主从RS触发器的逻辑符号和CLK S R端的波形如图P5 7所示 试画出Q端 对应的波形 设触发器的初始状态为0 C1 Q Q S R CLK 1R 1S a CLK S R b Q Q 图图图图 P5 7 题题题题5 7 解解解解 CLK S R Q 考研精灵QQ652567358 店 图图图图 题解题解题解题解 5 7 5 9 图P5 9为由两个门控RS锁存器构成的某种主从结构触发器 试分析该触发器逻辑功能 要求 1 列出特性表 2 写出特性方程 3 画出状态转换图 4 画出状态转换图 图图图图 题解题解题解题解 5 9 题题题题5 9 解解解解 1 特性表为 CLK X Y Qn Qn 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 1 0 1 0 1 0 1 Qn 0 1 0 0 1 1 1 0 2 特性方程为 1nnn QXQYQ 3 状态转换图为 考研精灵QQ652567358 店 图图图图 题解题解题解题解 5 9 3 4 该电路是一个下降边沿有效的主从JK触发器 5 11 在图P5 11 a 中 FF1和FF2均为负边沿型触发器 试根据P5 11 b 所示CLK和 X信号波形 画出Q1 Q2的波形 设FF1 FF2的初始状态均为0 1D Q Q Q2 C1 1J C1 Q Q1K Q1 X a X b 图图图图 P5 11 题题题题5 11 解解解解 图图图图 题解题解题解题解 5 11 5 13 试画出图P5 13所示电路在连续三个CLK信号作用下Q1及Q2端的输出波形 设各触 发器的初始状态均为0 图图图图 P5 13 题题题题5 13 解解解解 图图图图 题解题解题解题解 5 13 5 15 试用边沿D触发器构成边沿T触发器 题题题题5 15 解解解解 D触发器的特性方程为 DQn 1 T触发器的特性方程为 nn QTQ 1 所以 n QTD 5 17请分析图P5 17所示的电路 要求 1 写出各触发器的驱动方程和输出方程 2 写出各触发器的状态方程 3 列出状态表 4 画出状态转换图 USE ieee std logic 1164 ALL ENTITY rslatch1 IS PORT c r s IN std logic q qb OUT std logic END rslatch1 ARCHITECTURE rtl OF rslatch1 IS SIGNAL q temp qb temp std logic BEGIN PROCESS c r s BEGIN IF c 1 THEN IF s 0 AND r 1 THEN q temp 0 qb temp 1 ELSIF s 1 and r 0 THEN q temp 1 qb temp 0 ELSE q temp q temp qb temp qb temp END IF END IF END PROCESS q q temp qb qb temp END rtl B5 2请设计一个二分频电路 题题题题B5 3 解解解解 LIBRARY ieee USE ieee std logic 1164 ALL ENTITY jkff1 IS PORT j k clk rd sd IN std logic q qb OUT std logic END jkff1 ARCHITECTURE rtl OF jkff1 IS SIGNAL q temp qb temp std logic BEGIN PROCESS clk rd sd BEGIN IF rd 0 AND sd 1 THEN q temp 0 qb temp 1 ELSIF rd 1 AND sd 0 THEN q temp 1 qb temp 0 ELSIF clk event AND clk 0 THEN IF j 0 AND k 1 THEN q temp 0 qb temp 1 ELSIF j 1 AND k 0 THEN q temp 1 qb temp 0 ELSIF j 1 AND k 1 THEN q temp NOT q temp qb temp NOT qb temp END IF END IF q q temp qb qb temp END PROCESS END rtl B5 4请设计一个带有异步清0和置1端的上升边沿触发的T触发器 B5 5请设计一个状态图如图B5 5所示的Mealy型状态机 该状态机有2个输入信号 reset和X 1个输出信号Z 该状态机有SA SB SC和 SD共4个状态 reset为异步复位信号 当reset为 1 时 状态机复位到SA状态 当reset为 0 时 状态机正常工作 图图图图 B5 5 题题题题B5 5 解解解解 LIBRARY ieee USE ieee std logic 1164 ALL ENTITY fsm1 IS PORT clk reset x IN std logic z OUT std logic END fsm1 ARCHITECTURE bhv OF fsm1 IS TYPE state type IS sa sb sc sd SIGNAL state state type BEGIN p0 PROCESS clk reset BEGIN IF reset 1 THEN stateIF x 1 THEN state sb ELSE stateIF x 1 THEN state sc ELSE stateIF