浙江大学2003级数字电路期末考试卷.doc_第1页
浙江大学2003级数字电路期末考试卷.doc_第2页
浙江大学2003级数字电路期末考试卷.doc_第3页
浙江大学2003级数字电路期末考试卷.doc_第4页
浙江大学2003级数字电路期末考试卷.doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

浙江大学20052006学年秋冬季学期数字系统设计基础课程期末考试试卷开课学院： 信息学院 ，考试形式：闭卷，允许带_入场考试时间：_2006_年_1_月_14_日,所需时间： 120 分钟考生姓名： _学号： 专业： _ 题序一二三四五六七八总 分得分评卷人一、（10分）把下列逻辑表达式化简为最简形式（不考虑冒险）。（1） （2） 其中d表示任意项。二、（本题共15分，其中第1、2小题6分，其中第3小题3分）设计一个一位8421BCD码乘以5的电路，要求输出也为8421BCD码，写出设计过程，画出电路。1. 用4线-16线译码器及门电路实现此电路（只画出十位的BCD码电路即可）；2. 只用四位全加器实现此电路；果也可用二进制表示。3. 不用任何器件设计此电路，请写出设计过程，画出电路。三、（7分）P(P2P1P0）、Q（Q2Q1Q0）为二个三位无符号二进制数，试用一个3线-8线译码器74138和一个8选1数据选择器74151和尽可能少的门电路设计如下组合电路：当P=Q时，电路输出Y=1；否则，Y=0。四、（12 分）以一个计数器74161为核心器件和少量门电路，设计一个带同步清0功能的5421BCD码计数器：电路有清0输入控制端R，当R=0时，同步清0；当R=1时，按5421BCD码规则同步计数，注意不能有过渡态。5421BCD码编码规则：09分别为：0000、0001、0010、0011、0100、1000、1001、1010、1011、1100。请写出设计过程。五、（15分）试用JK触发器及与非门设计一个具有异步清零功能的2421BCD码十进制同步计数器，不要求自启动分析。2421BCD码如下表所示： 2421BCD码 十进数Q3Q2Q1Q0 00000 10001 20010 30011 40100 51011 61100 71101 81110 91111六、分析题（本题共16分，每小题8分）1、 分析由移位计数器74194组成的时序，画出电路状态图？(排列次序： Q0 Q1 Q2 Q3， 另外S1 S0=00，保持；S1 S0=01，右移；S1 S0=10，左移；S1 S0=11，置数。） 2、分析下列时序电路画出Q1、Q2及Y的输出波形。设各触发器的初态为0。七、脉冲题（本题共15分，其中第1小题7分，第2小题8分）1、有CMOS 基本RS触发器构成的单稳电路如图所示。已知电源工作电压为VDD。要求：（1） 画出VO、VO1、Vi2、VO2波形。（2） 求tw2、下图为555定时器组成的电路，在Vi的作用下，计算并画出输出电压VO和电容电压VC的波形，当 Vi为高电平时，三极管处于饱和状态。八、（10分）Verilog HDL语言写出带并行预置的4位二进制可逆计数器的行为级描述。计数器有三个控
人人文库> 全部分类> 教育资料 > 考试试卷

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论