第5章时序逻辑电路习题.pdf

第 5 章 时序逻辑电路习题第 5 章 时序逻辑电路习题 5 1 分析图题 5 1 所示时序电路的逻辑功能 假设电路初态为 000 如果在 CP 的 前六个脉冲内 D 端依次输入数据 1 0 1 0 0 1 则电路输出在此六个脉冲 内是如何变化的 图题 5 1 时序电路 5 2 时序电路由三个主从 JK 触发器 下降沿触发 和若干门电路构成 已知各 触发器的时钟方程和驱动方程如下所示 时钟方程 CP1 CP CP2 Q1 CP3 CP 驱动方程 31 QJ K1 1 J2 1 K2 1 J3 Q2 Q1 K3 1 试画出对应的逻辑电路图 并分析其逻辑功能 5 3 分析图题 5 2 a 所示时序电路的逻辑功能 根据图题 5 2 b 所示输入信 号波形 画出对应的输出 Q2 Q1的输出波形 图题 5 2 a 逻辑电路图 b 输入波形图 C Q F0 J QKC Q F2 J QK1 D CP Q0Q1Q2 C Q F1 J QK Q Q F1 RD DQ Q F2 RD D Q1 CR CP Q2 CP CR a b CC 5 4 分析图题 5 3 所示时序电路的逻辑功能 图题 5 3 时序电路 5 5 采用反馈清零法 将集成计数器 74LS290 74LS290 芯片的管脚排列如图 5 12 所示 构成三进制计数器和九进制计数器 画出逻辑电路图 5 6 采用反馈清零法 将集成计数器 74LS161 74LS161 芯片的管脚排列如图 5 10 所示 构成十三进制计数器 画出逻辑电路图 5 7 采用反馈置数法清零 将集成计数器 74LS161 74LS161 芯片的管脚排列如 图 5 10 所示 构成七进制计数器 画出逻辑电路图 5 8 采用进位端反馈置数法 将集成计数器 74LS161 74LS161 芯片的管脚排列 如图 5 10 所示 构成十二进制计数器 画出逻辑电路图 5 9 采用级联法 将集成计数器 74LS290 74LS290 芯片管脚排列如图 5 12 所示 构成三十六进制计数器 画出逻辑电路图 5 10 采用级联法 将集成计数器 74LS161 74LS161 芯片管脚排列如图 5 10 所示 构成一百零八进制计数器 画出逻辑电路图 5 11 已知计数器的输出端 Q2 Q1 Q0的输出波形如图题 5 4 所示 试画出对应 的状态图 并分析该计数器为几进制计数器 图题 5 4 计数器输出波形 Q Q F1 J K Q1Q2Q3 CP C Q Q F2 J K C Q Q F2 J K C Q0 Q1 Q2 CP 5 12 环形计数器电路如图 5 24 a 所示 若电路初态 Q3Q2Q1Q0预置为 1001 随 着 CP 脉冲的输入 试分析其输出状态的变化 并画出对应的状态图 5 13 扭环形计数器电路如图 5 25 a 所示 若电路初态 Q3Q2Q1Q0预置为 0110 随着 CP 脉冲的输入 试分析其输出状态的变化 并画出对应的状态图 5 14 利用双向四位