CD40110简洁中文资料.doc_第1页
CD40110简洁中文资料.doc_第2页
CD40110简洁中文资料.doc_第3页
CD40110简洁中文资料.doc_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

40110-十进制加减计数器/锁存/七段 简要说明： 40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。 40110有 2个计数时钟输入端CPU和 CPD分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。 40110的进位输出 CO和借位输出 BO一般为高电平，当计数器从09时，BO输出负脉冲；从90时 CO输出负脉冲。在多片级联时，只需要将CO和 BO分别接至下级 40110的 CPU和 CPD端，就可组成多位计数器。 引出端符号： BO 借位输出端 CO 进位输出端 CPD 减计数器时钟输入端CPU 加计数器时钟输入端 CR 清除端 /CT 计数允许端 /LE 锁存器预置端 VDD 正电源 Vss 地 Ya6g 锁存译码输出端 推荐工作条件： 电源电压范围3V18V 输入电压范围0VVDD 工作温度范围 M类55125 E类.4085极限值： 电源电压.0.5V18V 输入电压0.5VVDD+0.5V 输入电流.10mA 储存稳定65150 引出端排列：时钟电路本设计主要基于CD40110,设计的秒、分时钟电路CD40110 内部集成了计数、译码、锁存器的功能，因此可以省去一些译码芯片，内部有加法器与减法器两种功能，都是十进制的图中的1Hz的信号，可经过555多谐振荡产生，也可以通过晶振32768经过分频
人人文库> 全部分类> 行业资料 > 管理策划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论