实验七 8421码检测电路的设计.doc_第1页
实验七 8421码检测电路的设计.doc_第2页
实验七 8421码检测电路的设计.doc_第3页
实验七 8421码检测电路的设计.doc_第4页
实验七 8421码检测电路的设计.doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

.实验七 8421码检测电路的设计一、实验目的1、了解检测电路的工作原理2、进一步掌握同步时序电路的设计方法二、实验仪器及器件实验仪器或器材数目数电实验箱1万用表1示波器174LS73274LS74174LS20174LS00274LS1971三、实验要求 本实验要求一个8421BCD码（串行输入）检测电路。此电路是用来检测串行的8421码传输过程中是否发生错误。假定8421BCD码传送过程中是由低位到高位串行输送，例如十进制2（代码为0010）是按0、1、0、0次序传送的。如果在传送过程中代码发生错误，出现非法代码（不在0000到1001之间的代码），则检测电路发生一脉冲信号。 本实验所用触发器为JK触发器，要求自己设计、自己安装和测试。四、实验设计1、求原始状态转换图设电路输入为X，电路输出为F，当输入为非法码时输出为1，否则输出为0。假设起始状态S0，从该状态开始根据输入是0还是1，将分别转换到两个不同的状态S1和S2，从S1和S2接收第二个码元，又根据是0还是1又各自转换到两个不同的新状态。然后再接收第三、第四码元。在接收第四个码元后，根据所接收的代码是否是非法码而确定其输出是否是1，并回到初始状态S0，准备接受新的一组码组。于是可以得到下面的原始状态转换图：2、状态化简如果两个状态，在相同的X输入下，其下一个状态与输出F均相同，那么就可以将这样的两个状态合并。通过这样的方法就可以实现状态的化简。化简得 3、分配方案即A=000、B=010、C=011、D=001、E=101、F=1004、由状态转换表可得次态图5、由次态图求各触发器的状态方程和驱动方程综上，可以得到： 最终，使用proteus 获得其逻辑图如下：模拟之后的波形如下（自上到下依次为CP、F、Qc）：五、实验步骤1、静态测试：测试时注意：（1）每次测试试都应该从初始状态开始即从A状态开始。（2）码组的输入从低位开始如检测1011则输入顺序为1101。（3）每输入一个码元即将X所连接的模拟开关放置相应的状态。再输入一个脉冲。故检测一组码元要四个脉冲。（4）观察检测电路输出状态是否是按状态转换表变化。在实际实验中，通过连接电路，逐一验证了该设计电路的正确性。2、动态检测：将74LS197的Qc与X相连接，时钟脉冲由CPA输入，QA 连接CPB，由QA，QB，QC，和QD输出十六进制计数器。观察CP、F和QC波形。实验获得的波形如下图所示（D8，D9，D10分别为CP、F、Qc）：六、实验总结与心得体会 这一次的实验并不算难，在设计的时候很快就找到了思路，顺利地设计完成了。但是在具体实验的时候还是碰到了一些问题的。首先实验的时候，逻辑分析仪是有问题的，电路板上的电路组合情况换了，但是逻辑分析仪的显示没有能够变化。这导致我在发现问题的时候比较困难。而在电路板上做实验的时候，感觉产生的波形与预期还是有差别的，后来才想起要把各个器件的清零端接到开关上，这样可以先对他们清零，才能有一个合适的初始状态
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论