电子学课程设计PPT课件.ppt

电子学课程设计EDA EDA ElectronicDesignAutomation 即电子设计自动化 是指利用计算机完成电子系统设计 EDA技术的发展经历了三个阶段 1 CAD 计算机辅助设计 2 CAE 计算机辅助工程 3 EDA 电子设计自动化 EDA 一 什么是EDA技术 以EDA软件开发工具为开发环境 以硬件描述语言HDL为设计语言 以大规模可编程器件为试验载体 最终形成集成电子系统或专用集成芯片 EDA 一 什么是EDA技术 大规模可编程逻辑器件CPLD FPGA硬件描述语言HDL软件开发工具MAXplus2实验开发系统GW48EDA EDA技术的主要内容 二 大规模可编程逻辑器件CPLD FPGA 1 PROM可编程只读存储器EPROM紫外线可擦除只读存储器E2PROM电可擦除只读存储器 PLD 简单数字逻辑功能 2 PAL可编程阵列逻辑GAL通用阵列逻辑 较小规模数字逻辑功能 3 CPLD复杂可编程逻辑器件FPGA现场可编程门阵列 较大规模数字逻辑功能 PLD主要发展阶段 PLD CPLD与FPGA的特点 集成度高 功能强 可实现系统集成 可以反复编程 便于升级 开发周期短 适于产品的研发过程 CPLD与FPGA的区别 1 CPLD 连续式布线结构 可预测时序延迟 适合于各类算法和组合逻辑电路 基于FLASH技术 掉电后内部配置不丢失 典型器件有Altera的MAX7000系列 2 FPGA 分段式布线结构 不可预测时序延迟 适合于时序较多的逻辑电路 基于SRAM技术 掉电后内部配置丢失 二 大规模可编程逻辑器件CPLD FPGA 是一种用文本的形式描述硬件电路的语言 三 硬件描述语言HDL AHDL 源文件的扩展名为 tdf适合于描述复杂的组合逻辑 组运算 状态机 真值表等可移植性差 只能用于Altera公司的CPLD FPGA器件VHDL 源文件的扩展名为 vhd可移植性好 有更高的抽象层和系统描述能力 为当前主流 Verilog 源文件的扩展名为 v易学易用 设计资源比VHDL丰富 适合于门电路级的描述 四 EDA自顶向下的设计方法 将任务分成若干功能模块 编制每个模块的程序 对每个模块进行设计输入 文本输入 或者原理图输入 编译和调试 并用Creatdefaultsymbol建立模块的符号文件 SYM 在图形编辑器中建立顶层图形文件 Gdf 调入各模块文件连接好线路及输入 输出引脚 并编译 调试 在仿真器Simulator中 输入初始条件 进行功能仿真和修改 在编程器Programmer中将设计文件下载到芯片CPLD FPGA中对所设计的芯片实际电路进行验证 五 MAX plus 软件概述 MAX plus 是Altera公司提供的FPGA CPLD开发集成环境 Altera公司是世界最大的可编程逻辑器件供应商之一 MAX plus 界面友好 使用便捷 被誉为最易用易学的EDA软件 六 MAX plus 软件设计流程 编译查错 前仿真 逻辑功能 选定芯片 锁定引脚 建立项目文件 建立设计文件 原理图 文本 波形 修改设计 编译查错 后仿真 时序仿真 有错 无错 有错 无错 器件编程 实验验证 工具条 菜单条 1 项目建立Project 1 启动MAX PLUSII 系统功能 文件操作 MAX plusII HierarchyDisplay 塔形显示 GraphicEditor 图形编辑器 SymbolEditor 符号编辑器 TextEditor 文本编辑器 WaveformEditor 波形编辑器 FloorplanEditor 管脚编辑器 Compiler 编译器 Simulator 仿真器 TimingAnalyzer 时间分析 Programmer 程序下载 MessageProcessor 信息处理 项目建立 工具条 菜单条 1 启动MAX PLUSII 系统功能 文件操作 File Project Name 项目名称 SetProjecttoCurrentFile 将当前文件设置为项目 Save Check 保存并检查文件 Save Compile 保存并编译文件 Save Simulator 保存并仿真文件 Save Compile Simulator 保存 编译 仿真 项目建立 2 建立项目 在File Project Name中输入项目名 单击OK保存 项目路径 项目名称 设计项目不可以存在根目录下 中文目录下或MyDocuments下 项目建立 最后单独介绍 在File New中选择文件类型 四选一 原理图文件 符号文件 文本文件 波形文件 2 输入设计源文件 原理图输入 文本输入 图形编辑器窗口 选择工具 文本工具 放大按钮 正交线 对角线 弧形工具 圆形工具 缩小按钮 与窗口适配 连接点接 断 打开橡皮筋 关闭橡皮筋 最大化按钮 工作区域 原理图输入法 输入Altera图元 在图形编辑区双击 弹出Entersymbol对话框 双击目录 单击元件 指定您将输入的符号名称 双击一个符号库 显示当前符号库中的所有符号 符号名称 符号库文件列表 该符号库文件中的符号列表 原理图输入法 元件符号库分类 原理图输入法 连线连线 形光标从第一端口拖动到第二端口删除 选中 变红 Del添加输入 输出引脚添加同元件 为管脚和节点命名 双击管脚上的PIN NAME对管脚进行命名 选中需命名的节点 线 然后输入名字 对n位宽的总线A命名时 可以采用A n 1 0 其中单个信号用A0 A1 A2 An 1形式 原理图输入法 例 4 bit计数器 节点名称 连接点 输入管脚名 输出管脚名 总线名称 输入符号 输出符号 74163符号 总线 输入管脚名 输出管脚名 总线名称 节点名称 连接点 原理图输入法 创建缺省 Default 符号 在File菜单中选择Save Check项 检查设计是否有错误 如果没有 在File菜单中选择CreateDefaultSymbol项 即可创建一个设计的符号 该符号可被高层设计调用 原理图输入法 3 项目编译Compile 计算机对设计源文件进行编译网表提取 逻辑综合等操作 并检查设计文件是否正确 如果有逻辑语法错误 则中断编译 逻辑功能错误不报 首先File project SetProjecttoCurrentFile 然后Compiler Start若编译出错 可双击错误信息条 对错误定位 修改 项目编译 项目编译窗口 项目编译 4 项目仿真 主要工作 建立模拟仿真源文件 为该项目设计源提供所需的仿真输入信号然后要求计算机根据所提供的输入信号对设计源进行功能模拟仿真 并将系统的输出 输入关系用波形图的形式表现 以便设计者了解系统的功能是否满足设计要求 项目仿真 1 从MAX PLUSII菜单中打开波形编辑器 单击Node准备编辑输入节点信号波形 项目仿真 2 从Node菜单中选择EnterNodesfromSNF 单击List将显示输入输出管脚列表 项目仿真 3 单击List之后本逻辑设计项目的所有管脚名都列出来了 选择管脚如A1 B1 C01 S1 点击 将相应的管脚选择放到右边窗口中 点击OK确定 项目仿真 4 编辑输入激励A1 B1 项目仿真 4 编辑输入激励 编辑建立输入节点信号波形 Options snpatoGrid showGird 设置Gridsize 默认为1us由File EndTime绘制波形图形用工具条a 选择某个对象执行移动 复制及剪切等操作 b 输入或编辑文字c 选中某段波形 并直接对其赋值 d 为时钟信号 clk 周期赋值 e 为有规律周期性的单个信号赋值 f 为某段总线赋值 g 为状态机赋值 项目仿真 选中将要定义的信号名 按鼠标右键 选择菜单Overwrite Clock 定义等宽度的时钟信号 项目仿真 项目仿真 进行时序模拟仿真Max plusII Simulator Start OpenSCF检查结果为观测方便 将q3 q2 q1 和q0作为一组来观测方法 将鼠标移到 Name 区 选中q3 q2 q1和q0 在选中区上单击右键 打开浮动菜单 选择 EnterGroup q 3 0 进行选择 6 选择File Saveas保存波形文件 便于下次模拟时调用 波形文件的后缀为 SCF 项目仿真 仿真波形图 项目仿真 5 器件适配Assignment 选定器件 锁定编程文件中的引脚与硬件I O端口的对应关系等 再编译执行 适配成功后生成器件的编程对象文件 pof CPLD 或SRAM对象文件 sof FPGA 器件编程文件名与项目 非设计源名 相同 器件适配 6 编程下载Programmer 通过下载电缆将编程文件下到器件中用下载电缆将PC机与实验设备相连 系统通电 在菜单中选择Programmer项 设置下载电缆为ByteBlasterMV 选择下载模式为JTAG 然后加载要下载的 sof文件 开始下载 编程下载 1 下载方式设定 首先用下载线把计算机的与实验箱连接好 打开电源 编程下载 硬件设置选项 编程下载 编程下载 编程配置下载键 2 下载 编程下载 注意事项 1 项目路径中不能有中文字符和空格 不能把设计文件直接放到根目录中去 否则建立工程时要出错 2 扩展名应与文件类型一致 原理图 gdf VHDL vhd 文件名必须与实体名相同 3 编译查错时如果在当前位置不能发现错误 应往回查找 4 不要使用中文全角 应使用对应的英文半角 与 5 原理图文件名不能和原理图中调用的任何一个元件符号名称相同 否则会引起冲突 如果使用到用户生成的元件符号 如keyncode 双击该元件符号 看能不能正确打开生成该元件符号的设计文件 keyncode vhd 如果不能正确打开设计文件 则编译时肯定会出错 需要手动打开该设计文件并重新生成元件符号 然后关闭调用它的原理图文件再重新打开并再次进行编译 注意事项 6 指定目标器件时 修改编译参数设置 去掉 ShowOnlyFastestSpeedGrades 选项 7 编辑仿真输入波形文件时 打开 SnaptoGrid 选项合理设置仿真时间长度 EndTime 和栅格长度 GridSize 8 仿真输入波形文件名与项目名要相同 如果项目中存在多个仿真输入波形文件 只会对文件名与项目名称相同的进行仿真 因此需要将原来的输入波形文件改名 再将当前需要仿真的输入波形文件改名为与项目名相同 9 存盘后关闭仿真输入波形文件 不然会很影响仿真速度 10 编程下载时 首先应确认编程硬件 下载电缆 类型是否已经正确设置 AHDL基本格式 SUBDESIGNdecode1 input pin name INPUT inpu