第章微型计算机系统的微处理器PPT课件.ppt

微机原理及应用 北京科技大学理工类 非电非信息 相关专业适用 计算机与通信工程学院 1 第2章微型计算机中的微处理器 讲授5个主题内容8086 8088CPU的编程结构8086 8088的存储器组织8086 8088的I O组织8086 8088CPU的引脚功能和工作方式8086 8088的典型时序分析 2 第1主题问题8086 8088CPU的编程结构 主要内容 8086 8088CPU的内部结构8086 8088CPU的寄存器结构 3 8086 8088CPU的内部结构 8086 8088CPU的内部结构基本相同均由两个独立的工作部件组成一个称为执行部件 EU 一个称为总线接口部件 BIU 4 8086 8088CPU的内部结构 8088CPU外部数据总线为8位 指令队列为4字节 寄存器是中央处理器内的组成部份寄存器是有限存储容量的高速存储部件 可用来暂存指令 数据和地址指令 确定运算与操作数据 运算或处理的对象地址 标记和确定内存中具体的存储位置 指令队列的设置使指令的取出与执行并行进行 以提高了程序的运行速度 地址加法器的作用是根据段寄存器存放的段基地址与EU送出的16为偏移地址计算得到20位的实际地址 输出输入控制电路实现总线控制 决定读或写 对内存或对I O接口 取指令 指令译码 产生并传送操作信号 5 算术逻辑单元 运算器 8个通用寄存器1个标志寄存器EU部分控制电路 执行部件EU的组成及作用 取指令 指令译码执行指令 完成运算 6 总线接口部件BIU的组成及作用 地址加法器6字节指令队列缓冲器4个16位段寄存器16位指令指针寄存器输入输出控制电路 计算20位的存储器地址完成CPU与内存间以及CPU与I O接口间的信息传送分两种工作状态 预取指令 利用CPU执行指令而总线空闲 从内存中取出指令放入指令队列 等待CPU取走 传送数据 EU执行指令时 按EU的指令 向内存或I O接口写运算结果 或从内存或I O接口取数据控制外部总线 保证各种信息的正确传送 7 指令队列缓冲器 指令队列缓冲器8086的指令队列为6个字节8088的指令队列为4个字节指令队列缓冲器的指令存放状态 执行顺序指令时 指令队列存放紧接在执行指令后面的那一条指令执行转移指令时 立即清除指令队列中的内容 从新的地址取入指令 并立即送往执行单元 然后再从新的地址单元开始继续取指 并重新填满队列 8 8086的指令执行顺序 8086的EU和BIU是分开的 故取指令和执行指令在时间上 可重叠进行实际上减少了CPU等待取值的时间 提高了运算速度 提高了CPU的利用率和工作效率称为 流水线 处理技术 BIU EU 9 8086 8088CPU的内部 可编程 寄存器 包括14个16位的寄存器4个数据寄存器2个地址指针寄存器2个变址寄存器4个段寄存器2个控制寄存器 10 1 数据寄存器 包含4个16位寄存器 也可分别作为2个8位的字节寄存器使用 常用来存放参与运算的操作数或运算结果AX Accumulator AH AL 累加寄存器常用于数据运算或与外设交换数据BX Base BH BL 基址寄存器在间接寻址中用于存放内存的基地址CX Count CH CL 计数寄存器在循环 移位等操作中用于计数DX Data DH DL 数据寄存器常用于数据的传送或配合AX进行双字节运算 11 2 段寄存器 包含4个16位段寄存器 用于存放各逻辑段的段基地址 不可互换使用CS CodeSegment 代码段寄存器只能用于存放当前执行程序所在段的段基地址DS DataSegment 数据段寄存器只能用于存放当前使用数据所在段的段基地址ES ExtraSegment 附加段寄存器只能用于存放当前附加数据段的段基地址SS StackSegment 堆栈段寄存器只能用于存放当前堆栈段的段基地址 12 3 地址指针寄存器 常用于存放堆栈段内寻址时的偏移地址SP 堆栈指针寄存器 存放当前堆栈段中栈顶的偏移地址BP 基址指针寄存器 存放位于堆栈中的某个存储单元的偏移地址在寻址操作时均与SS搭配使用 13 4 变址寄存器 SI 源变址寄存器DI 目标变址寄存器变址寄存器常用于指令的间接寻址或相对寻址 存放当前数据段中某一个存储单元的偏移地址与DS配合使用用SI存放源操作数的偏移地址用DI存放目标操作数的偏移地址 14 IP寄存器 指令指针寄存器 总是存放着下一次要取出执行的指令的偏移地址与CS结合使用 形成指令实际的物理地址用户不能直接更新使用 只能由系统自动更新 5 指令指针寄存器 15 部分寄存器一般用途示意 代码段 段基地址CS 某指令地址IP 数据段或附加数据段 段基地址DS或ES 某数据地址DI 某数据地址SI 堆栈段 段基地址SS 堆栈顶地址SP 栈内某数据地址BP 16 6 标志寄存器 FR FLAGS 状态标志寄存器8086 8088CPU设有一个16位的状态标志寄存器 但目前只使用其中的9位 作为状态标志位和控制标志位6个状态标志 也称为条件码 寄存ALU运算结果的状态信息3个控制标志 寄存CPU的工作状态信息 17 标志寄存器各标志位的意义 溢出标志位OF用于反映带符号数加减运算所得结果是否溢出 如果运算结果超过当前运算位数所能表示的范围 则称为溢出 OF的值被置为1 否则 OF的值被清为0 方向标志DF位用来决定在 数据串操作 指令执行时的步进方向 DF 1表示由高字节向低字节方向进行 称为递减方式 否则为0 称为递增方式 中断允许标志IF位用来决定CPU能是否响应CPU外部的可屏蔽中断发出的中断请求 但不管该标志为何值 CPU都必须响应CPU外部的不可屏蔽中断请求 以及CPU内部产生的中断请求 IF 1表示开中断 单步控制标志TF位用来控制CPU是正常 TF 0 执行 还是单步 TF 1 执行 符号标志SF用来反映运算结果的符号位 它与运算结果的最高位相同 对于带符号数反映运算结果的正负号 运算结果为正数时 SF的值为0 否则为1 零标志ZF用来反映运算结果是否为0 如果运算结果为0 则其值为1 辅助进位标志AF 在运算过程中 如果发生低4位向高4位的进位或借位时 辅助进位标志AF的值将被置为1 否则为0 奇偶标志PF用于标志运算结果的低8位中 1 的个数的奇偶性 如果 1 的个数为偶数 则PF的值为1 进位标志CF主要用来反映运算是否产生进位或借位 如果运算结果的最高位产生了一个进位或借位 此时其值为1 18 标志寄存器置位问题 6个状态标志位根据ALU运算的结果 自动置位3个控制标志位需要在程序中用专门的指令置位 19 运算对标志位的影响的例 SF ZF PF CF AF OF 20 运算对标志位的影响的例 SF ZF PF CF AF OF 21 第2主题问题8086 8088的存储器组织 主要内容 存储器的组织8086存储器的分体结构存储器的分段管理和物理地址的形成 22 存储器的组织 在存储器中 以字节为单位存取数据存储地址即为存储单元编号 称为地址8086 8088提供20条地址总线 A0 A19 可寻址的存储空间为 220 1MB每个存储单元的地址均为20位 但一般用5个十六进制数书写 地址范围为 00000H 0FFFFFH 23 字节数据与字数据的存储 存储在一个存储单元中的数据称为字节数据字节数据的存储方式 按顺序存放其存储单元的地址 叫做该字节数据的存储地址需要存储在相邻两个存储单元中的数据称为一个 字 叫做字数据字数据的存储方式 低字节存于低地址单元 高字节存于高地址单元存放该字数据低字节的存储单元的地址 叫做该字数据的存储地址 24 存储器中数据的存储方式 00A22H 00B06H 00B07H 03A03H 03A04H 字数据3A0DH的存储地址为 00B06H 字数据325EH的存储地址为 03A03H 字节数据3CH的存储地址为 00A22H 25 规则字与非规则字 存放一个字数据的低字节地址如果是偶数地址 则称为 规则字 存放一个字数据的低字节地址如果是奇数地址 则称为 非规则字 存取 规则字 与 非规则字 其 读 或 写 操作过程不同 体现为所使用的总线周期数不同 26 在8086系统中 往往将其可寻址的1MB存储器分为两个物理上独立的存储体 即奇地址存储体和偶地址存储体 各为512KB 8086存储器的分体结构 27 奇地址存储体与系统高8位数据总线 D15 D8 相连 偶地址存储体与系统低8位数据总线 D7 D0 相连 读 写偶地址体时 数据从低8位数据总线上传送 读 写奇地址体时 数据从高8位数据总线上传送特别提示 关注BHE A0和SEL信号 8086存储器的分体结构 28 8086存储器的分体结构 8086CPU是按16位结构设计 外部16条数据总线 可以通过两个存储体直接读 写一个字数据 也可以只从一个存储体中 读 写一个8位的字节数据SEL为奇偶地址存储体的 片选 信号奇偶地址存储体的选择由BHE信号和A0决定所以读 写字数据或字节数据就会有几种不同的情况 29 读 写一个字节数据 如果BHE 1 表示要读 写偶地址存储体 发送偶地址 此时A0 0 DB8 DB15上的数据将被忽略如果BHE 0 表示要读 写奇地址存储体 发送奇地址 此时A0 1 DB0 DB7上的数据将被忽略 读 写偶地址字节 读 写奇地址字节 8086存储器的分体结构 30 读 写一个规则字数据 该字数据的地址是从偶地址开始的 发送该字数据的地址 一定是偶地址A0 0 同时令信号BHE 0 则只须执行一个总线读 写周期 便可一次完成对该字的读 写操作低位数据线上读写低字节数据高位数据线上读写高字节数据 8086存储器的分体结构 31 读 写一个非规则字数据 该字数据的地址从奇地址开始 低字节数据放在奇地址存储体中 而高字节数据存放在偶地址存储体中 CPU需要发送两个地址 并连续地执行二个总线读 写周期 才能分两次完成对该字的读 写 第一次读写奇地址体上数据 发送该字数据的地址 A0一定为1 并令信号BHE 0 通过高位数据线读写低字节数据 偶地址体上的8位数据被忽略 第二次读写偶地址体上数据 再发送一个偶地址 A0 0 并令信号BHE 1 通过低位数据线读写高字节数据 8086存储器的分体结构 32 8086存储器的分体结构 33 存储器的分段和物理地址的形成 8086 8088的地址总线 AB 为20位 直接寻址范围是220 1MB个存储单元但是 8086 8088的寄存器 ALU都是16位 送出的也只能是16位的地址数据 最多表示216 64KB个地址编号就是说 16位的寄存器和ALU不能直接存放和处理20位的地址数据 34 存储器的逻辑分段 CPU对存储器实行 分段 管理即将存储空间分为若干逻辑段 每个逻辑段长度 64KB 16位的总线足可以管理和标记它某存储单元的实际地址用段的基本地址 段基址 加该存储单元在该段中的相对位置 偏移地址 共同表示 35 比喻 假设教室内有200个座位 都编有3位数的号码必须按号入座但 入场卷上的编号只能是两位数解决的办法之一将全部座位先分为两个区域 各区域的编号用两位数编制 如10 20 各区域可容纳100人 编号为00 99那么 你的实际座位号应为 区域号 10 座位号 36 存储器的逻辑分段原则 逻辑段的划分原则上不受限制各段之间可连续 可分开 可部分重叠 还可完全重叠但要求 段的分配只能从地址低4位均为0的内存单元开始 即 段内的第一个存储单元的地址的低4位一定均为0 37 存储器分段图示 最大64KB 最小16B 38 存储器分段例 39 段首地址 段基地址和偏移地址 60002H 12H 60000H 0000 段基地址 16位 段首地址 20位 偏移地址 0002H 每个段都从低4位为0的存储单元开始段首地址的高16位称为段基地址偏移地址为相对于段首地址的偏移量 00H 一定为0 40 地址存储与寄存器 基址或变址寄存器 存储相应的偏移地址 段寄存器 存储各段的段基本地址 41 存储器地址的两种表示方式 物理地址和逻辑地址是两种存储单元地址的表示和标记方法物理地址 存储单元所具有的实际地址由20位二进制代码构成 可用5位16进制数书写表示 逻辑地址 在程序中 指令中 书写和使用的地址由两部分构成 基本形式为段基地址 偏移地址 42 物理地址的形成方式 由逻辑地址 即段基地址和偏移地址 通过计算 转换得到 43 例 假设 DS 3200H若指令中给出的偏移地址 1050H 物理地址 3200H 10H 1050H 33050H 逻辑地址到物理地址的变换例 BIU中的地址加法器 实现逻辑地址到物理地址的变换 右移1位 44 例 在内存中某数据区内 连续存放27个字数据 首字的存储地址为BA00H 1BA0H 计算该数据区的首末存储单元的物理地址首地址为 BA00H 10H 1BA0H BBBA0H末地址为 BBBA0H 35H 27 2 1 BBBD5H最后一个字数据的存储地址 BBBD5H 1H BBBD4H 45 第3主题问题8086 8088的I O组织 CPU与外部设备通过I O接口芯片连接每个I O接口芯片上都有若干个寄存器 通过该寄存器与外设交换数据信息寄存器是8位的 可以单独使用 用来交换字节数据也可以把两个相邻8位寄存器合并为一个16位使用 用来交换字数据称接口中的寄存器为 端口 相应的就有8位端口和16位端口 46 端口地址 每一个8位的端口都具有一个编号 端口编号必须具有唯一性 也称为端口地址外部设备与接口相连接 并通过具体的端口地址和总线与CPU最终实现数据和控制信号的传送端口地址有两种编址方式与存储器统一编址 融为一体 使用相同的操作指令独立编址 自成体系 需要使用单独的操作指令 47 接口与端口 接口是一种数据设备和另一个数据设备连接的设备 是一个电路结构的芯片 表达一个CPU与外设的连接的笼统的硬件概念端口是CPU对接口的管理上的概念 端口是接口里的一个或一组寄存器 一个接口可以有多个端口 端口表现为接口技术中面向编程的具体的逻辑概念 数据的传送和交换通过端口实现 48 8086 8088的I O组织 接入的外部设备 通过接入端口地址区分8086 8088采用独立编址方式访问I O端口8086 8088CPU使用 低 16位地址线寻址I O端口最多可达64K个端口地址可访问64K个8位 字节数据 的端口若访问16位 字数据 的端口时 最多可达32K个 49 接口与端口问题示意 端口30B0H 端口30B1H 端口50A0H 端口50A1H 端口41C0H 端口41C1H CPU 打印机 显示器 外设 50 第4主题问题8086 8088的工作模式和引脚功能 主要内容 8086 8088的引脚和功能8086 8088的两种工作模式 组态 51 认识8086 8088CPU 40引脚双排直插式 52 8086 8088CPU芯片的40个引脚 53 区分引脚上传送的数据信号 引脚完成CPU与外部硬件组件数据及信号的传送与交换 与地址总线连接 传送地址信息 与数据总线连接 传送数据信息与控制总线连接 传送控制和状态信号 其他信号 电源 接地 时钟等 54 区分8086 6088的不同 外部数据总线宽度的不同有3处不同将以8086为主做介绍 55 区分8086 6088 BHE为奇偶地址存储体 片选 信号 56 区分不同工作模式下的引脚 CPU有两种工作模式部分引脚的功能以及传送的控制信号不同关注24号到31号引脚的信号不同由33号引脚的信号状态决定 57 区分信号传送的方式及特征 通过引脚 CPU与外界进行信息交流双向传送与单向传送 如地址信号是单向的 双态信号传送与三态信号传送 数据引脚是三态的 一应一答信号 中断请求与中断响应两个引脚 引脚采用分时复用技术 一条引脚在不同时间传送不同信号 解决引脚不够的问题复用传送与单一传送 低16位的地址引脚与16位数据引脚为复用 58 区分单一引脚信号和组合信号 CPU及其他组件之间传送着大量的控制和状态信号 这些信号决定着将要进行的操作的不同和类型单一引脚表示一个独立的控制和状态信号若干个引脚以 真值表 方式 表示出若干个控制和状态信号 59 8086公共引脚介绍 32引脚RDCPU读操作选通信号 低电平有效 CPU的写操作选通信号 与工作模式有关 17引脚非屏蔽中断请求线 上升沿触发 CPU收到NMI后 在完成当前指令后 立即进入中断处理程序 响应中断 18引脚可屏蔽中断请求线 高电平或上升沿触发 CPU在每条指令结束前的最后一个时钟周期检查该信号 若有效且IF 1 本次指令结束后转入中断处理程序 响应中断 60 8086公共引脚介绍 RESET 复位信号 当其有效时CPU结束当前操作全部引脚信号无效或浮空对DS SS ES及标志寄存器清零指令队列清空将CS置为FFFFH IP置为0000HCPU将从内存地址为FFFF0H处开始执行指令一般情况下 在FFFF0H处放有一条JMP指令 将跳转到操作系统的引导程序入口处 系统将被自动引导启动 READY 准备就绪信号 一般由存储器或I O端口送来 当其有效 表示数据已经准备好 可进行数据传送 若为低 表示未准备好 需插入等待状态Tw CPU将继续等待 TEST 测试信号 输入 低电平有效 本信号与WAIT指令结合起耒使用 执行WAIT指令时 CPU将等待 并直到TEST有效 CPU结束等待 执行下面的指令 BHE S7 对于8086系统 BHE是奇地址存储体的选通信号 低电平有效 S7用于指示状态 目前还没有定义对于8088系统 SSO为系统状态信号 低电平有效 它与DT R IO M组合使用 决定当前总线的操作类型 61 CPU的最小模式 单处理器模式 系统中只有一个微处理器8086 8088所有总线的控制信号都由8086 8088产生总线控制逻辑电路被减到最小该模式适用于较小规模的系统应用MN MX引脚接到 5V时 设置为最小模式 62 IO M 存储器与IO控制信号 高电平时表示CPU与存储器进行数据交换 低电平时表示CPU与I O进行数据交换 8088则与之相反 WR 写操作选通信号 低有效 表示CPU正进行存储器写或I O写INTA 中断响应信号 低电平有效 表示CPU将响应ALE 地址锁存允许信号 高电平有效 有效时将地址信号锁存到地址锁存器中 实现 地址 数据 的复用 对应最小组态的引脚 63 HOLD 为总线保持请求信号 表示系统中其他总线控制部件 如DMA 向CPU发出的请求占用总线的申请信号HLDA 为总线保持响应信号 表示对总线使用权请求信号的响应信号DT R 为数据发送 接收信号 控制数据的传送方向 高电平为数据发送方向传送 低电平为数据接收方向传送DEN 为数据传送允许信号 表示CPU已经准备好接收或发送数据 对应最小组态的引脚 64 CPU的最大模式 多处理器模式 系统中一般包括多个微处理器 其中8086 8088为主处理器 其他的为后援处理器 协处理器 最大模式下总带有一个总线控制器8288 总线的控制信号由CPU和8288共同产生8288的基本作用是替代CPU的总线控制功能 使总线控制的能力更强大 输入的是CPU送出的 状态信号 而输出的是 控制信号 MN MX引脚接地 CPU即被设置为最大模式 65 S2S1S0总线周期状态信号 8288将根据他们的状态信息 发出对存储器和I O的控制操作命令S2S1S0性能000发出中断响应001读I O端口010写I O端口011暂停100取指令101读内存110写内存111无源状态 对应最大组态的引脚 该部分总线控制命令将来均由8288产生 66 RQ GT0 总线请求 总线请求允许 RQ GT1 总线请求 总线请求允许供CPU以外的两个协处理器用来发出使用总线的请求以及接收CPU对请求的回答 其中RQ GT0的优先权高于RQ GT1双向传递信号 输入是请求 输出是响应 均低电平有效 对应最大组态的引脚 67 对应最大组态的引脚 LOCK 总线封锁信号 当其有效时 别的总线主设备不能占用总线 为CPU独占QS1 QS0 指令队列状态信号 意义如下 QS1QS000无操作01从指令队列中第一字节中取走代码10队列空11除取走第一字节外 还取走了后续字节中的代码 68 引脚内容的小结 复用传送与单一传送双向传送与单向传送双态信号传送与三态信号传送传送地址信号传送数据信号传送控制操作信号传送电源与时钟信号 控制数据传送控制中断的请求与响应系统的工作状态信号部分信号与工作模式有关 69 引脚信号的图示 70 微型计算机硬件系统的构成 CPU只是单一的处理器芯片 需要配置不要的支持芯片 才能构成一台计算机硬件系统不同功能模式下 配置的硬件组件不同存储器及I O接口协处理器 专门处理器 总线控制器总线仲裁器数据收发器信号锁存器时钟信号发生器 71 与CPU有关的其他芯片 不做详细要求 72 CPU在最小模式下的典型配置图 73 CPU在最大模式下的典型配置图 74 总线控制器8288 75 状态信号输入 状态输入信号S2 S1 S0由8088送来总线控制器8288接收8088发出的S2 S1 S0后 发出相应的总线命令信号 总线控制器8288 76 控制信号输入 来自其他芯片 CLK 时钟信号 与CPU使用相同时钟 同步CEN 命令允许信号 低电平时 所有由8288发出的命令信号及部分控制信号均 无效 AEN 地址允许信号 用于多总线结构 控制多总线的同步IOB 总线方式控制信号 低电平时8288工作于系统总线方式 高电平时为I O总线方式 总线控制器8288 77 命令信号输出 总线控制器8288接收CUP送来的状态信号S2 S1 S0后 发出相应的命令信号 以实现对存储器和I O接口的读 写操作命令信号都是低电平有效 总线控制器8288 78 8288命令对应表 AIOWC和AMWC分别为超前写I O或写内存命令分别提前一个周期进行写操作 以匹配速度 79 控制信号输出 总线控制器8288的输出控制信号包括 ALE为地址锁存允许信号DEN为数据总线允许信号DT R为数据发送 接收信号MCE PDEN具有两种功能 当8288为系统总线方式 用MCE作为级联允许信号 当8288为I O总线方式 用PDEN作为外设数据传送允许信号 总线控制器8288 80 第5主题问题8086 8088典型时序 主要内容 总线周期的概念典型时序分析 81 总线周期 时钟周期的概念 8284A脉冲发生器提供一个频率固定的时钟信号CPU将在其控制下 有节拍的工作 一步一步地完成各种操作时钟周期T 两个时钟脉冲信号上升沿 或下降沿 之间的时间间隔它是频率的倒数 T 1 F一个时钟周期又称为一个T状态 82 时钟频率 Hz 一个T状态时间5M200ns50M20ns100M10ns200M5ns 总线周期 时钟周期的概念 典型数据 8284A的频率为5MHz 时钟周期为200ns 83 指令周期 CPU执行一条指令所需的时间不同指令的指令周期是不同的最短指令 寄 寄 只需要2个