数字电子技术基础—试题—填空.pdf

一 填空题 每空 1 分 共 10 分 1 30 25 10 11110 01 2 1E 4 16 2 逻辑函数 L A B C D 1 3 三态门输出的三种状态分别为 高电平 低电平和高阻态 4 主从型 JK 触发器的特性方程 5 用 4 个触发器可以存储4 位二进制数 6 存储容量为4K 8位的 RAM 存储器 其地址线为12 条 数据线为 8 条 1 八进制数 34 2 8 的等值二进制数为 11100 01 2 十进制数 98 的 8421BCD 码 为 10011000 8421BCD 2 TTL 与非门的多余输入端悬空时 相当于输入高电平 3 图 15 所示电路中 的最简逻辑表达式为AB 图 15 4 一个 JK 触发器有两 个稳态 它可存储一 位二进制数 5 若将一个正弦波电压信号转换成同一频率的矩形波 应采用多谐振荡器电路 6 常用逻辑门电路的真值表如表1 所示 则 F 1 F 2 F 3 分别属于何种常用逻辑门 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 表 1 F 1 F 2 F 3 分别为 同或 与非门 或门 1 11011 2 27 10 2 8421BCD码的 1000 相当于十进制的数值8 3 格雷码特点是任意两个相邻的代码中有 一 位二进制数位不同 4 逻辑函数的反演规则指出 对于任意一个函数F 如果将式中所有的 与或运算 互换 原变量 互换 反变量 互换 就得到F 的反函数F 5 二极管的单向导电性是外加正向电压时导通 外加反向电压时截止 6 晶体三极管作开关应用时一般工作在输出特性曲线的饱和区和截止区 7 TTL 三态门的输出有三种状态 高电平 低电平和高阻状态 8 集 电极开路门的英文缩写为OC门 工作时必须外加上拉电阻和电源 9 一个 2线 4 线译码器 其输入端的数目与输出端数目相比较 后者较多 10 输出 n 位代码的二进制编码器 一般有 2 n 个输入信号端 11 全加器是指能实现两个加数和 低位 进位信号 三数相加的算术运算逻辑电路 12 时序逻辑电路的输出不仅与当前输入状态有关 而且与输出的原始状态有关 13 与非门构成的基本RS 锁存器的特征方程是S n QR 约束条件是RS 0 14 时序逻辑电路中 按照触发器的状态是否同时发生变化可分为同步时序电路和 异步时序电路 15 JK 触发器当J K 1 时 触发器Qn 1 Q n 16 用 555 定时器构成的多谐振荡器 若充放电回路中有电阻 电容 则该多谐振荡器形成 的脉冲周期T 0 7 R1 2R2 C 17 A D 转换需要经过采样 保持 量化和编码四个步骤 18 根据 D A 转换器分辨率计算方法 4 位 D A 转换器的分辨率为6 7 19 DAC 的转换精度包括分辨率和转换误差 20 为使采样输出信号不失真地代表输入模拟信号 采样频率fs和输入模拟信号的最高频率 fimax的关系是 fs 2 fimax 21 在 A D 转换时 将一个时间上连续变化的模拟量转换为时间上离散的模拟量的过程称采 样 22 在 A D 转换中 用二进制码表示指定离散电平的过程称为量化 23 CPLD 的含义是复杂可编程逻辑器件 24 MAX PLUS 中用于仿真文件的编辑器是波形编辑器 25 MAX PLUS 中采用图形编辑器设计时的后缀名为gdf 26 在 MAX PLUS 集成环境下 为图形文件产生一个元件符号的主要用途是被高层次电 路设计调用 27 VHDL 语言中 实体定义设计的输入输出端口 28 STD 库是 VHDL 语言的标准库 包含了VHDL 语言中的标准包集合 29 VHDL 语言程序中 关键字实体的英文是entity 30 VHDL 语言程序中 关键字结构体的英文是Architecture 31 VHDL 语言程序保存时的文件名必须与实体名相同 32 F A AND B OR NOT A AND NOT B 运算的结果是BAAB 同或 33 VHDL 语言中 逻辑操作符 NXOR 的功能是同或 1 逻辑代数的三种基本运算规则代入定理 反演定理 对偶定理 2 逻辑函数的描述方法有逻辑函数式 逻辑图 波形图 卡诺图 逻辑真值表等 3 将 8k 4 位的 RAM 扩展为 64k 8位的 RAM 需用16 片 8k 4 位的 RAM 同时 还需用一片3线 8 线译码器 4 三态门电路的输出有高电平 低电平和高阻 3 种状态 5 Y ABC AD C 的对偶式为Y D A B C A D C 6 一个 10 位地址码 8 位输出的ROM 其存储容量为8K 或 2 13 7 若用触发器组成某十一进制加法计数器 需要 4 个触发器 有5 个无效状态 8 欲将一个正弦波电压信号转变为同频率的矩形波 应当采用施密特触发器 电路 9 图 2 所示电路中 74161 为同步 4 位二进制加计数器 D R 为异步清零端 则 该电路为六进制计数器 10 图 3 所示电路中触发器的次态方程Q n 1 为 n QA 图 2 图 3 3 写出下列公式 1 B A B BA 4 含用触发器的数字电路属于时序逻辑电路 组合逻辑电路 时序逻辑电路 TTL CMOS 电路中 工作电压为5V 的是TTL 要特别注意防静电的是CMOS 5 要对 256 个存贮单元进行编址 则所需的地址线是8 条 6 输出端一定连接上拉电阻的是OC 门 三态门的输出状态有1 0 高阻态三种 状态 7 施密特触发器有2 个稳定状态 多谐振荡器有0 个稳定状态 8 下图是由触发器构成的时序逻辑电路 试问此电路的功能是移位寄存器 是同步时序电路 填同步还是异步 当 RD 1 时 Q0Q1Q2Q3 0000 当 RD 0 DI 1 当第二个CP 脉冲到来后 Q0Q1Q2Q3 0100 1 八进制数 34 2 8的等值二进制数为11100 01 十进制数 98 的 8421BCD 码 为10011000 2 试写出下列图中各门电路的输出分别是什么状态 高电平 低电平 其中 A B 为 TTL 门电路 而 C 为 CMOS 门电路 A B C Y1 02 Y2 1 Y3 1 3 一个 JK 触发器有2 个稳态 它可存储1 位二进制数 4 单稳态触发器有一个稳定状态和一个暂稳状态 施密特触发器有两个稳定状 态 有两个不同的触发电平 具有回差特性 多谐振荡器没有稳定状态 只有两个暂 稳态 以上三种电路均可由 555定时器外接少量阻容元件构成 5 常用逻辑门电路的真值表如右图所示 则 F1 F2 F 3分 别属于何种常用逻辑门 F1同或 F2与非门 F3 或非 6 OC门的输出端可并联使用 实现 线与 功能 三态门 的输出状态有 0 1 高阻三种状态 7 时序逻辑电路的输出不仅和 输入 有关 而且还与 电路原来状态 有关 1 11001101011 101 2 1647 625 10 1011001000111 011000100101 8421BCD 2 已知 N 的补码是1 10110101 则 N 的原码是1 01001011 反码是1 10110100 3 假设 Zi为电路的输出 xi为电路的输入 yi为电路的状态 Zi fi x1 xn y1 yn i 1 2 r Zi描述的是 组合逻辑电路 Zi fi x 1 xn i 1 2 r Zi描述的 是时序逻辑电路 4 5 位扭环形计数器的无效状态为22 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 1D C F 1D C F 1D C F 1D C F RRRR Q3Q2Q1Q0 DI R C 5 如用 0V 表示逻辑1 10V 表示逻辑 0 这属于正逻辑 6 不会出现的变量取值所对应的最小项叫约束项 7 对 160 个符号进行二进制编码 则至少需要 8 位二进制数 8 逻辑函数F BCBA的最小项之和表达式为ABCBCACBACBA 9 三态门除了输出高电平和低电平之外 还有第三种输出状态 即高阻态状态 10 RS触发器的特性方程为QRSQ n 1 SR 0 1 二进制码11011010 表示的十进制数为 218 十六进制为 DA 2 D触发器的特征方程为DQ n 1 JK触发器的特征方程为QKQJQ n 1 3 在数字电路中三极管工作在 0 和 1 状态 所以数字电路只有两个状态 4 A 59 10 A的原码是 1111011 补码是 1000101 5 使用与非门时多余的输入端应接高电平 或非门多余的输入端应接低电平 6 如果对72 个符号进行二进制编码 则至少要 7 位二进制代码 7 函 数 DCAABAY 其 反 函 数 为 DCABAA 对 偶 式 为 CDABAA 8 逻辑符号如图一所示 当输入 A 0 输入 B为方波时 则输出F 应为方波 9 电路如图二所示 则输出F 的表达式为 Y ABC 10 逻辑函数的表示方法真值表 逻辑表达式 逻辑图 卡诺图 11 欲构成能记最大十进制数为999 的计数器 至少需要三片十进制加法计数器 或三片 4 位二进制加法计数器芯片 12 时序逻辑电路中一定是含触发器 13 五位扭环开计数器的无效状态有 22 14 若一个逻辑函数由三个变量组成 则最小项共有 8 1 2 11010101 D5 16 213 10 2 00101 100101 原码 111011 补码 10 14 01000111 码余3 00010100 8421BCD 码 2 对于 JK 触发器的两个输入端 当输入信号相反时构成D触发器 当输入信号相同 时构成T触发器 3 组合逻辑电路的冒险现象是由竞争引起 表现为尖峰脉冲 4 常 见 的 脉 冲 产 生 电 路 有多 谐 振 荡 器 常 见 的 脉 冲 整 形 电 路 有施 密 特 触 发 器 5 触 发 器 有2个 稳 态 存 储 8 位 二 进 制 信 息 要8个 触 发 器 0 1 A F B 图一 图二 6 米利型时序电路输出信号与输入和触发器状态有关 没有输入变量的时序电路 又称穆尔型电路 7 如果某计数器中的触发器不是同时翻转 这种计数器称为异步计数器 n 进制计数 器中的 n 表示计数器的计数状态个数 最大计数值是n 1 图一 1 逻辑函数有四种表示方法 它们分别是 真值表 逻辑图 逻辑表达式 卡诺图 2 将 2004 个 1 异或起来得到的结果是 0 3 由 555 定时器构成的三种电路中 施密特触发器 单稳态触发器 是脉冲的整形电路 4 TTL 器件输入脚悬空相当于输入 高 电平 5 基本逻辑运算有 与 或 和 非 运算 6 采用四位比较器对两个四位数比较时 先比较 最高 位 7 触发器按动作特点可分为基本型 同步型 主从型 和边沿型 8 如果要把一宽脉冲变换为窄脉冲应采用 积分型单稳态 触发器 9 目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是 TTL 电路和 CMOS 电路 10 施密特触发器有 2 个稳定状态 多谐振荡器有 0 个稳定状态 11 数字系统按组成方式可分为功能扩展电路 功能综合电路两种 12 两二进制数相加时 不考虑低位的进位信号是 半 加器 13 不仅考虑两个本位 低位 相加 而且还考虑来自 低位进位相加的运算电路 称为全 加器 14 时序逻辑电路的输出不仅和该时刻输入变量的取值有关 而且还与 该时刻电路所处的状 态有关 15 计数器按CP脉冲的输入方式可分为同步计数器和异步计数器 16 触发器根据逻辑功能的不同 可分为RS触发器 T 触发器 T 触发器 JK 触发器 D 触发器 等 17 根据不同需要 在集成计数器芯片的基础上 通过采用反馈归零法 预置数法 进位输 出置最小数法 等方法可以实现任意进制的技术器 18 4 一个JK 触发器有2 个稳态 它可存储1 位二进制数 19 若将一个正弦波电压信号转换成同一频率的矩形波 应采用多谐振荡器电路 20 把 JK 触发器改成T 触发器的方法是J K T 1 逻辑代数的三个重要规则是代入规则 对偶规则 反演