DDS信号源设计.doc_第1页
DDS信号源设计.doc_第2页
DDS信号源设计.doc_第3页
DDS信号源设计.doc_第4页
DDS信号源设计.doc_第5页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

DDS信号源设计集成电路工程 1311082135 耿烨亮一：设计要求利用FPGA+DAC，设计一个DDS信号发生器1） 分辨率优于1Hz2） ROM表长度8位，位宽10位3） 输出频率优于100kHz（每周期大于50个点）4） 显示信号频率/频率控制字5） 直接输入频率控制字二：设计方案DDS是一种数字式的频率合成器，优点是易于控制，频率切换速度块，此设计通过ROM查找法用VHDL语言实现了DDS的功能。本次试验要求分辨率高于1Hz，每周期大于50个点，输出频率大于100kHz,采取适当的系统时钟，因为每过一次时钟，就会进行一次采样，所以50100=5MHz所以根据要求取=10MHz输出正弦波频率fout=fclk*fre_m2n ，n为累加器的位数，当系统时钟的频率越低，相位累加器的位数越高，所得到的频率分辨率就越高，那么累加器选定为26位。频率控制字与输出频率、时钟频率的关系fre_m=foutfclk*2n，频率控制字为20位。DDS工作过程：每次系统时钟的上升沿到来时，相位累加器（26位）中的值累加上频率寄存器（20位）中的值，再用累加器的高8位作为地址进行ROM查表，查到的值送到D/A进行转换。三：程序说明程序分5个部分：（1）：频率控制字输入fre_m模块，通过控制信号a1、a2、a3使得输入的8位频率控制字变为20位频率控制字。（2）：累加器adder模块，系统时钟用clk1示；在相位累加部分，每次clk上升沿到来时，将频率寄存器的值加到相位累加器中，并将上一次的累加值高8位输出作为查找ROM地址使用。(3): ROM查找部分，rom元件可通过菜单中的MegaWizard Plug-in Manager创建一个rom，名为rom.vhd，该元件创建前，需mif文件格式创建一正弦波形数据文件，该数据文件存有正弦1个周期波形数据。（4）：信号频率计算模块，mult1、divide1、constant1元件可通过菜单中的MegaWizard Plug-in Manager创建，分别表示乘法器、除法器、寄存器，用于计算信号频率。(5): 显示信号频率/频率控制字choose_M_fre模块。四：顶层模块设计五：ROM表ROM表长度8位，位宽10位六：仿真系统读取频率控制字，每次clk1上升沿到来时，将频率寄存器的值加到相位累加器中，并将上一次的累加值高8位输出作为查找ROM地址使用。实验数据：输入频率： 139519 4
人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论