DM6446图像处理系统的硬件电路设计.doc

第 期 张舞杰，等：自动影像测量系统的设计3文章编号 采用DM6446图像处理系统的硬件电路设计魏雅娟（中科院长春光学机械精密仪器与物理研究所，吉林 长春130033）摘 要：本文介绍了一种基于TI公司推出的多媒体处理芯片TMS320DM6446双核心处理器的硬件系统的电路设计。通过74AVC16T245DGGR进行逻辑电平转换。而不采用CPLD，这种方案不但节省成本，而已由于对CPLD的舍弃。可以使布板更加紧凑，减少硬件的设计难度。成品效果良好，达到设计的要求。关键词：DM6446 74AVC16T245DGGR 硬件设计中图分类号：TP394.1；TH691.9 文献标识码：AResearch on DM6446 video processing system in the hardware circuit design WEI Ya-juan（Changchun Institute of Optics, Fine Mechanics and Physics, Chinese Academy of Sciences Changchun, Jilin 130033，China）Abstract:This paper introduces a kind of based on TI company launched multimedia processing chip TMS320DM6446 dual core processor hardware system circuit design. Through the 74AVC16T245DGGR logic level conversion. Without using CPLD, this scheme not only save cost, but also can make cloth panels more compact just because of CPLD abandoning, reduce the difficulty of hardware design.Key words: DM6446; 74AVC16T245DGGR; circuit design31 引言随着数字视频及多媒体技术的快速发展，数字视频产品也进入我们日常生活中的各个领域，达芬奇(DaVinci)技术是一种专门针对数字音视频应用 、基于信号处理的解决方案，能为音视频设备制造商提供集成处理器 、软件、 工具等支持，以简化设计进程，加速产品创新，投入市场多年来越来越受到相关厂商的亲莱，为了进一步降低设计及生产成本，本文根据DM6446芯片的特点和资源，设计了一套完整的基于DM6446平台的视频处理硬件解决方案，在简化了设计难度的同时降低了成本的同时，其性能指标及功能保持了与TI原厂的一致性。2主要芯片及功能介绍2.1 DM6446TI 公司 C6000 系列中速度达 4800MIPS 的定点双核数字信号处理器 TMS320DM6446 作为压缩处理器, DM6446 集成了高速 C64XDSP 处理器和 ARM926 处理器, 两种处理器可以协同工作, DSP 处理小波变换部分, ARM处理编码部分7。除此以外, DM6446比早期的 DM642 外围接口更丰富, 简化了接口电路的设计。DM6446内部结构分别由ARM子系统、DSP子系统，视频处理子系统，系统控制构成。ARM子系统由 AEM962EJ-S 核，16Kbl-cache ，8KBD-cache，16KB RAM，8KB ROM组成；DSP子系统由 C64X+DSP核 ，64kBL2 RAM,32KB L1 Pgm cache,80KB L1 Data cache 组成；视频处理子系统由VPFE，VPBE组成7， 6446所提供的外设接口有存储器接口有存储器接口，串行接口，系统接口等。存储器接口包口有DDR2接口，EMIF/NAND接口，ATA接口；串行口包括UART，I2c，ASP（Audio serial port）；系统接口包括看门狗定时器（watch dog timer），PWM，general-purpose timer。系统内部和外设之间通过交换中心资源(switched central resource) 通信7。 6446能接DDR，程序可以在DDR里面跑，DDR的速度远快于SDRAM，SDRAM在一个时钟周期内只传输一次数据，它是在时钟的上升期进行数据传输； DDR内存则是一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据，因此称为双倍速率同步动态随机存储器。DDR内存可以在与 SDRAM相同的总线频率下达到更高的数据传输率。DDR的带宽更高7。 所以，6446运行程序的速度更快。6446的供电电压为1.8v，内核电压为1.2v，低于普通DSP的3.3v供电电压。所以6446拥有更低的功耗。更适合做嵌入式系统。SD卡接口为6446自带，直接引线就可以实现。6446另一大优势，很多功能集成化，不需要外扩芯片。高度集成化。（嵌入式）DM6446系统结构如图1所示图1 DM6446系统结构2.2 Nandflash本文采用的Nandflash为三星公司的K9F1208X0C，单片3.3V，64MB。Nandflash 主要用于存储启动代码和数据，也可以存储文件系统等信息。Nandflash和Norflash相比有许多不同点。7Nandflash的主要优点是可集成度高，价格便宜，但主要缺点是数据可靠性较低，所以需要引入ECC校验等措施来提高可靠性。Nand器件具有8bit或16bit接口。通过8bit或16bit宽的双向数据总线，主数据被连接到Nand存储器。在16bit模式，指令和地址仅仅利用低8bit，而高8bit仅仅在数据传输周期使用。NAND与NOR闪存相比较而言，NAND闪存的优点在于写(编程)和擦除操作的速率快，而NOR的优点是具有随机存取和对字节执行写(编程)操作的能力。NOR的随机存取能力支持直接代码执行(XiP)，而这是嵌入式应用经常需要的一个功能。NAND的缺点是随机存取的速率慢，NOR的缺点是受到读和擦除速度慢的性能制约。NAND较适合于存储文件7。如今，越来越多的处理器具备直接NAND接口，并能直接从NAND(没有NOR)导入数据。NAND支持速率超过5Mbps的持续写操作，其区块擦除时间短至2ms，而NOR是750ms，NAND在某些方面具有绝对优势。然而，它不太适合于直接随机存取。2.3 74AVC16T245DGGR 逻辑电平转换器件，用于DSP和flash的逻辑电平转换。这里达芬奇是1.8V ，Nandflash用的是3.3V。6446对应8条数据线给flash，通过的就是16245升压。3硬件电路设计本文采用2片64MB的K4T1G164QQ-HCE7三星内存颗粒，一片64MB的K9F1208B0C-P三星Nandflash颗粒，视频采集芯片采用的是TVP5147，网卡为INTEL的LXT971A，2片74AVC16T245DGGR逻辑电平转换芯片，其中一片为Nandflash和DSP提供3.3V转1.8V的逻辑电平转换。另一片为其他设备进行逻辑电平转换。TI原厂方案是采用一片CPLD进行电平转换。并由这块CPLD进行时钟分频。供给相应器件的时钟信号。但CPLD成本更高7。布线复杂度更高。用74AVC16T245DGGR替代可有效降低成本及设计难度。74AVC16T245DGGR电平转换原理图如图2所示图2 74AVC16T245DGGR电平转换原理图3.1 Nandflash特殊功能引脚使用说明WE# 写使能端 DSP往里写WP# 写保护 低电平时不允许写入，默认状态下为高电平除了I/O总线，nandflash接口有6个主要的控制信号 1.芯片启动(Chip Enable, CE#)：如果没有检测到CE信号，那么，NAND器件就保持待机模式，不对任何控制信号作出响应。 2.写使能(Write Enable, WE#): WE#负责将数据、地址或指令写入NAND之中。 3.读使能(Read Enable, RE#): RE#允许输出数据缓冲器。 4.指令锁存使能(Command Latch Enable, CLE): 当CLE为高时，在WE#信号的上升沿，指令被锁存到NAND指令寄存器中。 5.地址锁存使能(Address Latch Enable, ALE)：当ALE为高时，在WE#信号的上升沿，地址被锁存到NAND地址寄存器中。 6.就绪/忙(Ready/Busy, R/B#)：如果NAND器件忙，R/B#信号将变低。该信号是漏极开路，需要采用上拉电阻。Nandflash特殊功能引脚如图3所示图3 Nandflash特殊功能引脚4设计中的注意事项DDR的时钟频率大于200m，（266）属于高速。要注意阻抗匹配，阻排，以防止电路中的毛刺和串扰。DDR芯片和6446的接法是固定的。由于DDR存储器在时钟的上升沿和下降沿都要传输数据，时钟频率又非常高，所以对时序的药酒非常严格，对于时序严格的器件在Protel设计时布线很重要，但布线要十分注意7。线长不一样容易造成数据不同步，出错。主要注意事项为： 1 至少为6层布线，电源与电容间最大间距为125mil，每层DDR2信号都与地相邻；（1mil=0.0254cm） 2时钟差分线CK和CK#注意远离其它信号，间距至少保证4倍线宽，CK时钟阻抗应为其它信号阻抗的2倍； 3将信号分组布线，其中控制信号为一组，32bit数据线为每8bit为一组，每组信号线尽量等长，各组之间用低频DQM（数据掩码 data I/O mask）信号隔离； 4参考电压线VREF至少保证20mil线宽；5注意模数分开，防止串扰7。5 结论最终成板各项性能指标均达到公版技术要求。烧写官方视频处理例程可以顺利运行。在有效降低布线难度的同时，缩小的板子的体积，并降低了成本。达到了设计初衷。参考文献： 1 李方慧 王飞 何佩琨.TMS320C6000系列DSPs原理与应用 M.北京 电子工业出版社2003.2 TMS320DM6446 digital media system-on-chip R. Texas In-struments,2007:21-23. 3 TMS320DM644x DMSoC video processing back end (VPBE)users guideR.Texas Instruments,2007:17-19.4 盛磊,徐科军. 基于DSP和FPGA的实时视频处理平台的设计与实现J. 中国科学技术大学学报, 2006,(03) .5 郑百源,程远增,任锁柱. 基于FPGA和TMS320DM642的CCD图像采集和处理系统硬件设计J. 信息化纵横, 2009,(12) .6 刘振华, 冯立杰. TVP5146与DM6446的接口设计J. 中国新通信, 2010,(23)7 柴颖.基于DM6446的嵌入式视频监控系统的设计与实现D. 暨南大学,2010 8 侯建华,蓝发财. 基