3-8译码器报告.doc

实验报告学院： 专业：电子信息工程 班级：姓名学号实验组实验时间指导教师成绩课程名称硬件描述语言实验项目名称3-8译码器实验目的 1学习组合逻辑电路、编码器的功能与定义，学习Verilog和VHDL语言 2熟悉利用Quartus II开发数字电路的基本流程和Quartus II软件的相关操作 3学会使用Vector Wave波形仿真 实验要求 按照老师的要求完成实验，编写实验报告实验原理 在数字系统中，常常需要将某一信息（输入）变换为某一特定的代码（输出）。把二进制码按一定的规律排列，例如8421码、格雷码等，使每组代码具有一特定的含义（代表某个数字或是控制信号）称为编码。具有编码功能的逻辑电路称为编码器。编码器有若干个输入，在某一时刻只有一个输入被转换为二进制码。例如8线3线编码器和10线4线编码器分别有8输入、3位输出和10位输入、4位输出。 由真值表可见，需要有一组8bit的可变输入作为输入数据，故此处选择开发板上的SW0SW7，作为输入（注意，每一次只能有一位为高，比如00001000）。为使输出特征明显，便于观察，故采用LED显示，此处采用D0D2依次显示。 实验仪器 软件：Altera Quartus II 9.0 集成开发环境。 实验步骤 1.选择“开始”“所有程序”“Altera”“Quartus II 9.0” “Quartus II 9.0（32bit）”，启动软件。2.选择“File” “New Project Wizard”，出现“Introduction”页面，如图所示，该页面介绍所要完成的具体任务。 3.单击“Next”按钮，进入工程名称的设定、工作目录的选择。4.在对话框中第一行选择工程路径；第二行输入工程名，第三行输入顶层文件的实体名（注意：工程名必须与顶层实体名相同，工程目录可以随意设置，但必须是英文的目录，工程名跟顶层实体名必须也是英文开头。不要将文件夹设在计算机已有的安装目录中，更不要将工程文件直接放在安装目录中。文件夹所在的路径名和文件夹名不能用中文，不能用空格，不能用括号，也不能以数字开头）这里输入encoder8_3；单击“Next”按钮5.单击“Next”进入图1.18所示的对话框，用户指定在Quartus II之外的用于设计输入、综合、仿真、时序分析的第三方EDA工具对话框，这里都不选，直接单击“Next”进入工程信息对话框 6.新建设计文件，选择“File|New” ，在New对话框中选择Device Design Files下的Verilog File，单击OK，完成新建设计文件。7.在新建设计文件中输入Verilog程序.8.用户需要进行引脚分配9.选择“ProcessingStart Compilation”，或者单击工具栏中的Start Compilation按钮进行全程编译，也可以在“Processing”菜单中选择“Start”子菜单中的分布编译操作10.编译的时候，Quartus II会给出编译进度，“Compilation Report”窗口会给出编译结果，编译结果会随着编译进度随时更新。Message窗口会给出编译过程的具体情况，包括“information，warning，error”等。“information”多是完成的一些编译的进展描述；可能会出现很多warning但并不影响编译的进行；如果出现error，那么设计是不成功的，用户需要改正这些错误，然后重新编译。可以对错误进行定位，选中错误信息，右击，在弹出的菜单中选择Locate来实现对错误的定位。编译成功以后，会出现如图所示的提示。 11.结果仿真。选择“File|New”，在New对话框中选择Device Design File下的“Vector Waveform File”文件，单击OK。 12.在工具栏里面右键“Node Finder”，或者按快捷键“Alt+1 ”，出现图所示对话框.在出现的对话框中，在Filter的下拉菜单中选择“Pins:all”，然后点击“List”. 实验内容 编写3-8译码器的和VHDL代码并仿真，编译下载验证 实验数据一 ：引脚图：二：程序代码：LIBRARY IEEE;USE IEEE. STD_LOGIC_1164.ALL;ENTITY decoder3_8 IS PORT（a，b，c，g1，g2a，g2b：IN STD_LOGIC； y：OUT STD_LOGIC_VECTOR (7 DOWNTO 0)；END decoder3_8；ARCHITECTURE rtl OF decoder3_8 IS SIGNAL indata：STD_LOGIC_VECTOR (2 DOWNTO 0)； BEGIN indata y y y y y y y y y = “XXXXXXXX”；END CASE；ELSE -指不满足g1=1AND g2a=0 AND g2b=0情况 y =“11111111”； END IF； END PROCESS； END rtl；三：程序运行图四：波形时序图：实验总结在实验过程中我受易非浅：它让我深刻体会到实验前的理论知识准备，也就是要事前了解将要做的实验的有关质料