半导体物理与器件第十一章1.ppt

半导体物理与器件 陈延湖 MOSFET器件特性的非理想特性MOSFET的按比例缩小理论 SCALINGDOWN MOSFET的阈值电压修正 本章重点问题 第十一章金属氧化物半导体场效应晶体管 概念的深入 本章主要内容 非理想效应 11 1 亚阈值电导沟道长度调制迁移率变化速度饱和弹道输运MOSFE按比例缩小理论 11 2 恒定电场按比例缩小准恒电场按比例缩小MOSFET阈值电压修正 11 3 短沟道效应窄沟道效应MOSFET的附加电学特性 11 4 击穿电压离子注入进行阈值调整 11 1 1亚阈值电导 亚阈值电导 当栅源电压Vgs小于或等于阈值电压Vt时 MOS漏电流ID并不为零 该电流称为亚阈值电流 对应的沟道电导称为亚阈值电导 源到栅到漏的势垒结构 图c为偏置在亚阈值区 源到栅的势垒结构 该结构类似于NPN型双极晶体管的势垒分布 亚阈值区漏电流ID随VGS的变化规律为指数关系 N P N 该指数规律可以表达为 当VDS大于几个kT e时 例题 考虑一个被偏置于亚阈值区的MOSFET VDS KT e 基于以上理想指数电流关系 要使漏电流变化10倍 栅电压应如何变化 栅压每改变60mV 就会引起亚阈值电流一个数量级的改变 亚阈值区具有很好的栅控效应 含有数个MOSFET的大规模集成电路中 亚阈值电流可以造成很大的功耗 因此电路设计者必须考虑亚阈值电流的影响 应保证MOSFET被偏置在远低于阈值电压的状态从而使器件处于彻底关断状态 MOS的亚阈值区增益较大 具有双极晶体管的特性 且漏电流较小 在低电压 低功耗电路中有一定应用价值 11 1 2沟道长度调制效应 沟道长度调制效应 当MOSFET偏置在饱和区时 漏源电压VDS使漏端的耗尽区横向延伸而进入沟道 沟道被夹断 从而减少了有效沟道长度 影响到漏电流IDS的大小 漏源电压VDS对漏电流ID有调制作用 求 与 的关系 对漏和衬底形成的NP结 其可视为单边突变结 施加的VDS可认为全部落在P衬底上 则漏源电压为VDS时 漏 衬底结的空间电荷宽度为 当 衬底掺杂浓度越低 沟道调制效应越强 沟道长度L越短 沟道长度调制效应越强 此时MOSFET的饱和区漏电流可写为 沟道长度调制系数 输出电阻 例 L 2 4um L 0 6um ID 11 1 3 4迁移率变化及速度饱和 影响迁移率的三个主要因素 器件工作温度T 由MOS栅压产生的垂直电场 由MOS漏源电压产生的横向沟道电场 温度升高 反型层电子迁移率下降 晶格散射 MOSFET的漏电流随温度升高而下降 例 T 25degree T 25degeree ID 栅压升高 迁移率下降 对N沟道器件 正栅压使电子被吸引到半导体的表面 而随后又由于电子间的库伦力而被排斥 从而产生载流子的表面散射效应 随着栅压的升高 表面散射效应变强 载流子的迁移率下降 沟道横向水平电场增强 迁移率下降 超过临界场强出现速度饱和 E 由于强电场效应 VDS所致的水平电场E将使载流子微分迁移率下降 并最终降为0 此时载流子发生速度饱和 IDS也会提前进入饱和状态 电子的饱和速度 饱和漏电流修正 速度饱和导致 VDS sat 比理想关系小ID sat 大约是VGS的线性函数 而不是前面所述的理想平方律关系 因而ID sat 比理想值小 电子的饱和速度 随着MOSFET沟道长度的缩小 沟道长度L与载流子的散射间的平均自由距离相比拟 此时载流子的一部分可以不经散射而到达源漏极 这种运动称为弹道输运弹道输运 载流子以比平均漂移速度或饱和速度更快的速度输运弹道输运发生于亚微米器件 L 1um 随着MOSFET技术发展 弹道输运会变得更加重要 非理想效应MOSFET按比例缩小理论阈值电压修正 MOSFET的按比例缩小 scalingdown 理论 由 氧化层厚度 按一定比例同时减小L tox和W 可保持Ids不变 但器件占用面积WL减小 电路集成度提高 缩小MOSFET尺寸是集成电路工艺发展的总趋势 MOSFET按比例缩小的三种方案 恒定电场按比例缩小 恒定电压按比例缩小 准恒定电场按比例缩小 通用按比例缩小理论 恒定电场按比例缩小 指器件尺寸和电源电压等比例地缩小 而电场 水平和垂直 保持不变 从而确保器件的可靠性 若Vds Vdsmax VDD不变的情况下 减小L将导致击穿电压降低 恒定电场按比例缩小方案 xd xd 耗尽层厚度变化 工作电流的变化 阈值电压的变化 功耗的变化 恒定电场按比例缩小方案优点 电路密度增加 1 k2 倍功耗降低 k2 器件时延降低 k 倍器件fT提高 k2 倍电场恒定 器件可靠性好 恒定电场按比例缩小方案缺点 电源电压下降 导致电路动态范围及噪声容限减小阈值电压减小 导致较大的亚阈值电流 按恒定电压按比例缩小方案的优点 电路密度增加 1 k2 倍器件速度1 k2倍提高系统的电源电压不用改变缺点 电路功耗1 k倍增大器件内部电场增强 准恒电场按比例缩小方案 在MOSIC发展中实际上采用的是不完全等比例的缩小规则 或叫作优化的按比例缩小规则 当特征尺寸缩小到深亚微米 采用的是准恒定电场的不等比例缩小规则 1 1 k k 1 耗尽层宽度变化 电场强度变化 工作电流变化 功耗变化 准恒电场按比例缩小方案 器件特性的变化举例 耗尽层宽度 电场强度 工作电流 功耗 数据来源 THEINTERNATIONALTECHNOLOGYROADMAPFORSEMICONDUCTORS ITRS 间距 Scaling downisnotforever But forever canbedelayed 非理想效应MOSFET按比例缩小理论阈值电压修正短沟道效应窄沟道效应 短沟道效应 短沟道效应 在增强型短沟道器件中 源端和漏端PN结的空间电荷区会进入有效沟道区 即栅下耗尽区电荷很大一部分被源漏PN结所提供 因此只需要较少的栅电荷就可以达到反型 从而使Vth降低 且随沟道长度L的减小 Vth下降的越多 Vth降低 MOS MOSFET MOS MOS 令 栅下空间电荷区厚度为XdT漏源空间电荷区厚度Xs Xd 源漏扩散结深为rj 假设 则总反型空间电荷面密度 由栅压控制的反型电荷为图中梯形区域 则 由几何推导可得 所以 分析 则 随着沟道长度的减小 阈值电压负向移动量增加 短沟道效应明显 随着衬底掺杂浓度的增加 发生短沟道效应时 其阈值移动量也将变大 随着扩散结深rj的变小 阈值移动量将减小 浅结可以减小短沟道效应 薄栅氧化层可以增大Co 阈值偏移量也将减小 从而减小短沟道效应 例11 3计算由短沟道效应引起的阈值电压的变化 考虑一个n沟道MOSFET 参数如下 Na 3x1016cm 3 tox 200 设L 1um rj 0 3um 求 tox 求氧化层电容 计算反型电势VB 计算表面空间电荷区 耗尽区 厚度 代入以下公式求 可见阈值电压偏移为 0 0726V 是比较大的 需要在器件建模及设计中加以考虑 若采用薄栅氧化层 低衬底掺杂 浅源漏结工艺参数重新计算 Na 3x1016cm 3 tox 200 设L 1 0um rj 0 3um Na 1016cm 3 tox 120 设L 0 75um rj 0 25um 则 当沟道长度小于2um时 短沟道效应变的明显 窄沟道效应 窄沟道效应 当MOSFET的横向宽度W与沟道耗尽区宽度xdT可比拟时 在沟道宽度的两侧存在一个附加的耗尽空间电荷区 导致器件的VTH升高 且宽度W越小 VTH增加的越多 假设附加电荷区域为一个半径为xdT的四分之一圆柱则 显然 随宽度W的逐渐变小 阈值正向偏移量不可忽略 且越来越大 例11 4设计沟道宽度使之窄沟效应限制在某一值 考虑一个n沟MOSFET 参数如下 Na 3x1016cm 3 tox 200 假设附加电荷区域为四分之一圆柱 求沟道宽度W最小值 使阈值电压偏移量限制在0 2V 解 由 得 由条件可知 所以 小结 窄沟道器件使阈值变大 而短沟道器件使阈值电压变小 同时受窄沟和短沟道效应影响的器件 不是两个效应的简单叠加 要建立更为精确的三维模型进行计算 短沟道效应 窄沟道效应 MOSFET基本工作原理MOSFET的频率限制特性非理想效应MOSFET按比例缩小理论阈值电压修正 小尺寸效应 短沟 窄沟 MOS击穿特性 MOSFET击穿特性 栅氧化层击穿 栅氧化层击穿 当栅氧化层中的电场变得足够大 击穿就会发生 对二氧化硅击穿时场强为6x106V cm左右 例如 tox 500 时 因氧化层中可能产生缺陷等 通常安全栅压低于30V 若安全因子为3 则上述结构安全栅压为10V MOSFET击穿特性 雪崩击穿 雪崩击穿 漏极附近的空间电荷区离化可以造成雪崩击穿 倍增效应 衬底掺杂浓度 临界击穿场强 例如 P型衬底掺杂浓度Na 3X1016cm 3 对应击穿电压为25v 但实际的雪崩击穿电压会低于该值 MOSFET击穿特性 雪崩击穿 漏极是一个相当浅的扩散区并发生弯曲 弯曲处电场有集中趋势 从而降低了击穿电压 MOSFET击穿特性 寄生晶体管击穿 寄生晶体管击穿 MOSFET击穿特性 寄生晶体管击穿 寄生NPN晶体管的导通和击穿导致mos器件的雪崩击穿曲线出现反转和负阻特性 该现象涉及一个正反馈的过程 MOSFET击穿特性 寄生晶体管击穿 1碰撞电离导致载流子倍增 2空穴被扫入衬底 3空穴电流造成的电势降落引起源 衬底结的正偏 4附加的电子注入并流到漏 当反转击穿时 加大 较小 因而 对NPN晶体管 较小 倍增因子 则 MOSFET击穿特性 源漏穿通效应 源漏穿通效应 漏诱导势垒降低DIBL 漏 衬底空间电荷区完全经过沟道区延展到源 衬底空间电荷区 此时源 漏之间的势垒完全消失 从而产生较大的电流 例 计算理论上的穿通电压 假设pn结为突变结 考虑一个n沟MOSFET 源 漏掺杂浓度为Nd 1019cm 3 Na 1016设沟道长度为L 1 2um 源和体区接地 解 PN结的内建电势差高度为 零偏源 衬底PN结势垒宽度为 反偏漏 衬底PN结空间电荷宽度为 当发生穿通时 有 L xd xd0 所以 抑制击穿的器件结构 轻掺杂漏 LDD 由于MOS结构源和漏区的对称性 工艺上源和漏是同时轻掺杂的 通过轻掺杂 漏区的空间电荷区变宽 电场峰值减小 击穿效应得到抑制 轻掺杂漏区 电场峰值下降 通过离子注入调整阈值电压 多个因素 会影响MOS的阈值电压 通过离子注入