Allegro使用基础_.doc

Cadence Allegro学习与使用 Cadence Allegro 学习与使用目录一常用基本命令 二、设计规则检查（DRC） 三覆铜（Shape）四、ALLEGRO参数设置 五、直接在Allegro里面新增一个零件 六Xnet 等长设置 七尺寸标注 八ALLEGRO生成钻孔文件 九ALLEGRO生成光绘Gerber文件 一常用基本命令文件后缀名文件类型.brd普通的电路板文件.padPadstack焊盘文件，在做封装时可以直接调用.dra符号绘制（Symbols Drawing）封装文件.psmPackage symbol，Library文件，存一般实体封装零件.osmFormat symbol,Library文件，存图框及图文件说明(图纸零件).bsmMechanical symbol,没有电气特性的机械零件，板外框，螺丝孔等.fsmFlash symbol,用于建立padstack的thermal relief(热风焊盘).ssmShape symbol,自定义pad的几何形状的文件.mddModule definition模块文件，包含己摆放和布线的数据.tap输出的包含NC drill数据的文件，即钻孔文件.scrScript或macro记录文件.art输出的光绘Gerber文件.log记录数据处理结果的信息文件.jrl记录操作Allegro的事件(一)、首先说明鼠标的操作使用，在Allegro 系统中，鼠标三个按键之功能如下：1. 鼠标左键 选取功能(1) 用来在菜单内选择命令，并执行之。(2) 用来选取欲动作的对象或对象。2. 鼠标中键 画面控制功能(1) 按住鼠标中键不放开，并同时移动鼠标，可以平移目前的可视画面位置。(2) 按一下鼠标中键，可以控制屏幕的大小，至于是做放大或缩小的功能，则需视上一次是做放大或缩小的功能而定，即与上一次做相同的功能。3. 鼠标右键 弹出式选单。当有使用命令时，可在Design Window 中下按一下鼠标右键，会拉出目前命令的弹出式菜单，而每一个命令的弹出式选单，可能会有不一样的选项，以下介绍各个选项：(1) Done：执行本命令后，才结束本命令。(2) Oops ：复原上一次的动作 ( Undo 功能 )。(3) Cancel：取消本命令的执行。(4) Temp Group ：开始进行 “自由多点选取” 的动作(5) Complete：结束 “自由多点选取” 的动作。(6) Cut：选两点以截切出一个线段。(7) Reject：在相同位置选取另一个合乎Find 的对象。(8) AltSymbol：选取另一个可用的零件包装(Foot Print)。(9) Mirror Geometry：将选取的对象进行换Mirror 的动作。(10)Align：将对象的角度调成一致。(11) Rotate ：将对象进行旋转的动作。 同时按下键盘的 CTRL 键及鼠标右键，然后移动鼠标，可在画面上直接写出Stroke 的样式，若符合Stroke 所定义的样式，系统则立即执行 Stroke 功能，以下为系统内定的 Stroke 样式及所代表的命令：Stroke 样式命令：W World View Z Zoom In M Move C Copy Delete U Oops (二)、控制面板1. 选项项目(Options) 用来显示正在使用中命令的细部选项，以使用move 命令为例。(1) 首先确认右边的控制面板目前是否停留在Options 项目，若不是请以鼠标左键按一下上方的Options Tab ，如左下图所示。(2) 执行 “Edit/Move” 命令，此时右边控制面板的Options 项目变成move 命令的细部选项，可以用来设定move 的参数，如右下图所示。 (3) 将鼠标移到Design Window 的区域，按下鼠标右键，出现弹出式选单，点选Done 选项，完成Move 的动作2. 选取项目(Find) 用来选择可以被作用的对象，首先确认右边的控制面板目前是停留在Find 项目，若不是请以鼠标左键按一下上方的Find Tab ，如下图所示，其中可分为上半部的Design Object Find Filter 及下半部的Find By Name 两个部份。(1) 接下来先介绍Design Object Find Filter 各个选项的功能：a. Groups：Group 是将 1 个或1 个以上的对象设定为同一群组。b. Comps：Component 是带有零件序号(RefDes)的 Allegro 零件。c. Symbols：Symbol是指所有板中的Allegro零件，不管其是否带有零件序号(RefDes)。d. Functions：Function 是指 Component 中的 Gate，例如：排阻中的一个电阻。e. Nets：Net 是指 1 条讯号线，如下图所示，整个(从Pin A 至Via C 至Pin B)都是属于1 条讯号线。f. Pins：Pin 是指零件脚，如下图所示，此条讯号线共有Pin A 及Pin B 两个零件脚。g. Vias：Via 是指贯孔、贯穿孔或称导通孔，如下图所示，此条讯号线有1 个Via C 。h. Clines：Cline 是指带有电气特性的走线 ( 其范围是 Pin To Pin 、Pin To Via 、Via To Via 之间的 1 条走线 ) ，如下图所示，此条讯 号线共有2 个Clines(Pin A 至Via C 、Via C 至Pin B)。i. Lines：Line 是指没有电气特性的一般线段，例如：板外框、零件外框。j. Shapes：Shape 是指任意多边形的 Shape、空心的长方形及实心的长方形，如下图所示。k. Voids：Void 是指任意多边形 Shape 中的挖空部份，如下图所示，此Shape 中共有2 个Voids 。l. Cline Segs：Cline Segment 是指 Cline 中 1 条没有转折的线段，如下图所示，此条讯号线中共有3 个Cline Segments(Pin A 至Via C 有2 个Cline Segments，Via C 至Pin B 有1 个Cline Segment) 。m. Other Segs：Line Segment 是指 Line 中 1 条没有转折的线段。n. Figures：Figure 是指图形符号，例如：钻孔符号，如下图所示，共有3 个Figures。o. DRC Errors：DRC Error 是指出违反设计规范的位置及其相关信息，如下图所示。p. Text：Text 是指文字。q. Ratsnests：Ratsnest 是指鼠线 ( 即讯号线未完成的联机关系 )， 如下图所示，此条讯号线中共有3 条鼠线。r. Rat Ts：Ratsnest T-point 是指 T 点，为呈 T 型的Ratsnest，如下图所示，此条讯号线中共有1 个T 点。 (2) 接下来先介绍Find By Name 各个选项的功能，如下图所示。 类别下拉式选单：位于左上角的类别下拉式选单，使用者可依据下列的分类，必须先选取适当的种类，其分类如下：a. Net：例：AGPCLK、HD23、A4。b. Func：例：Function Gate，目前较少使用。c. Symbol (or Pin)：例：R2、C140、L60.1、U17.B3。d. Devtype：例：74ALS08、82578。e. Symtype：例：SOIC20、C0402。f. Property：例：FIXED、MIN_LINE_WIDTH 。g. Group：例：Group Name，CPU 、CLK、MEMORY 。h. Drawing：例：指目前的电路板档案。 型式下拉式选单：位于右上角的型式下拉式选单，共有下列两种型式：a. Name：直接在左下角的“空白输入字段”输入对象的名称，例如：AGPCLK、HD23、A4。b. List：直接在左下角的 “空白输入字段” 输入包含对象名称的文本文件，系统会读入此含有对象名称的档案 (预设附档名为 .lst ) ，例如：agp.lst、hd.lst、a.lst。 More按钮：点选位于右下角的 More 按钮，出现Find By Name/Property 的对话框，如下图所示。a. Object Type ：选择对象的类别，与刚才介绍的类别下拉式选单完全相同。b. Available Objects ：先透Object Type的选择，会在此处列出所选类别的全部名称。c. Name Filter：对象的“名称”筛检字段，可使用*或 ?。d. Value Filter ：对象的“值”筛检字段，可使用* 或 ?。e. All-：将Available Objects 内全部的对象移至Selected Objects内。f. All Swap - Components)零件对换不影响走线，零件已有走线不会随着零件的对换而移动，当零件具有以下两种情况之一时不能对换：零件具有NO_Move或No_swap_comp属性；零件的某个Pin或者网络具有Fix属性。零件对换后对换者会继承对换对象的X，Y坐标，旋转角度和镜像关系。执行菜单Place - Swap - Components，然后依次单击需要进行对换的两个零件即可。2 Pin对换：某些情况下对换零件的引脚并不影响电路的连接，这时我们可以对换Pin引脚，以改善布线状况。Allegro允许在Device文件通过一个PinSwap声明中的两个引脚进行对换，对于Capture设计的原理图，选择所要进行Swap Pin的元器件，点击右键，在下拉菜单中选择Edit Part,进入零件的编辑窗口。然后选择菜单View - Package,再选择菜单Edit - Properties，弹出下图所示对话框：在对话框中有一栏PinGroup,用于设零件Pin脚是否可以进行Swap,只需在PinGroup一栏设定相同的数字，如1,2,3，具有相同PinGroup的Pin在导入Allegro后就可以做Pin Swap操作。系统不承认数字0，它已经被Allegro内定用于设定为不能进行Swap。重新生成网络表导入Allegro中，执行Place - Swap -Pin即可进行Pinswap操作。3 Function对换 Function只有具有下面的条件才能进行交换：（一般情况用于排阻类零件）两者的功能是一样的，Device类型也是一样的；所在的零件具有相同的值（Value）和精度，比如两个电排阻只有在阻值和精度都一样时才能进行交换；在相同网络上拥有相同引脚。 下面的属性将限制Function对换的进行：任何一个具有Group属情，则另一个也必须属于同一个Group才能进行对换；如果Function具有NO_Swap_Gate_Ext属性，则另一个必须属于同一个零件才能进行对换；如果Function具有Swap_Group属性，刚另一个也必须存在于要该Swap_Group属性指定的Swap_Group中。 下面情况时将不能进行Function对换：任一网络具有Fixed属性；包含该Function的零件具有Fix_All属性； Function或者包含该Function的零件具有NO_Swap_Gate属性如果在用Capture建零件的时候使用了多Part零件封装，且单个Part功能都一样的话，则逻辑数据输入Allegro后该零件就默认带了Gate Swap功能。Function交换的操作和零件对换类似，选择菜单Place - Swap -Function然后依次单击需要进行交换的两个Function即可。二设计规则检查（DRC）在布线过程中，要确保一个PCB设计的正确性DRC chcek是不可缺少的，因为DRC chcek的项目及种类繁多，因此PCB设计人员必须全面了解相关的DRC chcek顶目及设置过程。Allegro/APD通过设计规则检测（Design Rule Check,DRC）来保证设计符合所指定属性与设计规则的要求。当Allegro检测到违反设计规则时，将在违规处显示一个DRC错误标记，1DRC模式Allegro的DRC检查有三种模式： Always(或者on) 即时检测，运行所有命令的同时进行DRC检测，须在“On-line DRC”选项开启的情况下才有效。如果设计的约束越多，则检测的内容也越多，因此可能导致Allegro/APD 的运行速度变慢。 Batch 手动检测，只有在指定运行Batch_drc时才进行DRC检查，即批处理模式。 Never 不进行DRC检查，该和选项可以提高Allegro/APD运行束度，但是容易出错。Always/On可以及时的发现问题并纠正，但需要较高的硬件设备，总的来说建议使用Always/On模式，尤其是对于下面的设计规测： 所有的Spacing , Physical和Golbal package check Electrical Stub length Net schedule Max via count Max exposed length Propagation delayDRC检测在更改了设计约束规则或者某些属性设置后，可能会处于过时状态（Out of Data）。Allegro在Drawing Options对话框的Status页中显示最后一次的DRC检测状态。如下图所示DRC check的状态（Status）可分3类，显示整个设计的DRC状态。 灯号显示：红，黄，绿，三种状态 DRC errors: DRC数量 文字显示状态：UP to Date: 执行Update DRC后，若显示此状态，表示所有check mode设成Always的检查项目都已被更新。Batch Out of Date: 执行Update DRC后，若显示此状态，表示Spacing/Physical constraints或Design constraints有check mode设成Batch的检查项目尚未被更新，需要再执行Update all DRC（including Batch）。UP of Date:On-line check被切换成off时就会显示此状态，可执行Update DRC来更新。2DRC设置 DRC check 的模式（mode）的设定方法： Spacing/Physical constraints: Setup - Constraint - Extended design rules -Set DRC modes Design constraints: Setup - Constraint - Design constraints(On/Off/Batch) Electrical constraint sets: Setup - Constraint - Electrical constraint sets - Modes DRC check的更新（update）执行方法： On-line check: Setup - Drawing Options - Status - DRC controls - On-line DRC Update DRC: 3种方法 Setup - Drawing Options - Status - DRC controls - Update DRC。(On-line DRC要先turn on才能执行Update DRC) Tools - Update DRC 。( On-line DRC没有 turn on时还是可以执行，当执行完后，会自动把On-line DRC选项 turn on ) 在命令窗口输入drc update或drcupdate 执行。Update all DRC(including Batch): tools - Database Check - Update all DRC(including Batch) - Check或在命令窗口执行dbdoctor若原本显示状态为Up to Date,当Spacing/Physical constraints或Design constraints有check mode被切换成Batch时，文字显示状态会自动变换成Batch Out of Date,但Electrical constraint sets check mode 被切换成Batch时，文字显示状态不会自动变换成Batch Out of Date；所以这时检查DRC check的状态还是绿灯（文字显示状态为Up to date且DRC errors数量为零），但这不代表此设计已经OK。一定要执行Update all DRC(including Batch)后，状态如时还是绿灯才代表此设计已经OK.3DRC标记说明Allegro在每一个发生DRC错误的地方显示一个DRC错误标记，标记的外形类似一个蝴蝶结，默认以非填充的形式显示。如果需要以填充的形式显示DRC标记，可以在菜单：Setup - User Preferences- Display - display_drcfill 选项打勾DRC标记的大小可以在Setup - Drawing Options - Display - DRC marker size 里修改 DRC标记包含了很多信息，通过这些信息可以分析产生DRC错误的原因，更正错误。一般情况下，DRC标记中都包含有下面的内容： DRC所属的Class与Subclass，以及错误所在位置； 约束规则的设置类型（Spacing、aphysical、或者Electrical）； 约束规则集的名字； 违反的约束规则（如Line to Line Spacing）查看DRC标记时，在Allegro中选择Display - Element,并在右边控制面板Find 中将DRC errors勾选上。最后单击选择DRC标记。下图是一个“L/L”的DRC标记的内容。根据DRC显示信息可以分析错误的类型、位置、产生错误的对象等，从而可以修改设计，排除错误。DRC标记代码：在DRC标记的蝴蝶结两边各有一个字母，这两个字母是DRC标记的特征代码，表示DRC的错误类型。如上图的DRC标记表示的是一个Line to Line类型的DRC错误。下面是一些常见的DRC标记代码的含义。 下面的代码在DRC标记中的含义与其在蝴蝶结中的前后位置无关：与Line相关的错误，包括各种各样的线与线段。另外Allegro在进行DRC检查时将Text以Line对待。与Pin相关的错误，但如果发生相位偏差类型的DRC错误则标记为，如果发生平行性质的DRC错误则标记为。与Via想关的DRC错误。与Keepin/Keepout相关的DRC错误。与Component(symbol)相关的DRC错误违反Electrical约束设置的DRC错误。与T-junction相关的DRC错误。由成排的Pin/Via在负平面中形成的孤岛而产生的DRC错误。 下面的代码如果显示在蝴蝶结中的 前面，则表示：与Soldermask相关DRC错误。与布线相关的DRC错误。 下面的代码如果显示在蝴蝶结中的 后面，则表示：与覆铜产生的Shape或者stub相关的DRC错误，除非因为违反差分对间距设置面被标记为。与“not allowed”相关的DRC错误。宽度相关的DRC错误。不同代码的组合形成了不同的DRC标记。下面是对各种常见的DRC标记的解释：/Bondpad与Bondpad/Via/pin Soldermask与Symbol Soldermask/Bondpad与Line/Via/pin Soldermask与Via/pin Soldermask/Bondpad与Shape/总Etch长度错误/Package与package间距零件Sokdermask与Sokdermask/Pin与Bondpad/负平面中存在孤岛/Line与Pin/差分对相位偏差/Pin与Pin/差分对最小线间距/Pin与Shape/差分对匹配长度偏差/Pin与Via/延时，相关延时/最小以135度走线结束长度最小以45/90度走线结束长度/最大无蔗蔽走线长度/最小走线长度，最小单一走线长度/最大平行长度间距对/135 Degree Turn到Adjacent Crossing Distance90 Degree Turn到Adjacent Crossing Distance/最大Stub长度/在不允许的布线层上走线/电气拓扑/违反走线方向设置/最大过孔量/Shape与Shape间距/最大串扰，最大峰值串扰/最大拐角/孔到孔间距/Via到Bondpad,只存在于APD中/对角走线到孔间距，孔到正交走线间距/Pad与pad直接连接（如Via打在Pin里面）/阻抗约束/Via与Line 间距/Ts Allowed/Via与Shape 间距/Route Keepin/Keepout与BondpadVia Keepout与Bondpad/Via与Via 间距/Package与Place Keepin/Keepout/最小Bonding线长度，只存在于APD中/Line与Route Keepin/Keepout/最小结束线段长度/Shape与Route Keepin/Keepout/最大Bonding线长度，只存在于APD中/Via与Route Keepin/KeepoutVia与Via Keepout/对角走线与对角走线间距，对角走线与正交走线间距，正交走线与正交走线间距/最小自交叉环回长度/最大层数，最小层数间距/Line与Line/外形相关冲突/Line与Shape/135 Degree Turn到Adjacent Crossing Distance90 Degree Turn到Adjacent Crossing Distance/线宽比设定值小/Crossing与Sdjacent Segment distances/Soldermask对齐错误三覆铜（Shape）在Allegro中，覆铜是指在空白区域铺上铜皮（Shape），铺上的铜皮可以是实心的，也可以是网格状的，或者任意定制形状，并可以指定所连接的网络。15版以后的Allegro具有动态覆铜的功能，即在覆铜之后再进行布线或者修线工作时，铜皮将自动进行相应的更新。Allegro中覆铜操作的过程一般如下：1. 全局参数设置通过菜单：Shape Global Dynamic Params 来设置2. 绘制覆铜区域通过菜单：Shape Polygon，Shape Rectangular，Shape Circular来绘制。绘制完成后，Allegro将根据Global Dynamic Params中的设置进行覆铜。3. 修改覆铜结果包括修改覆铜区域，更改参数设置，添加或者删除避让区域等。1. 参数设置执行菜单：Shape Global Dynamic Params打开如下图所示对话框：Shape Fill页用于设置动态铜皮的填充方式。如上图所示： Dynamic Fill：动态填充，有以下三种方式如下图所示：Smooth：自动填充，避让并对所有的动态铜皮进行DRC检查，并产生具有光绘质量的输出。Rough：可以观察铜皮的连接情况，而没有对铜皮的边沿及导热连接进行光滑。在需要的时候通过Drawing Options对话框中的Update to Smooth生成最后的铜皮。Disabled：先不进行自动填充和避让操作，在需要的时候通过Drawing Options对话框中的Update to Smooth生成最后的铜皮。Smooth: Rough: Disabled: Xhatch style：选择铜皮的填充模式： Hatch Set：是Allegro用于填充铜皮的平行线设置。根据所选择的Xhatch style的不同设置略有不同。 Line width：填充连接线的线宽，必须小于或者等于Border width指定的线宽。 Spacing：填充连接线的中心到中心的间距。 Angle：交叉填充线之间的夹角。 Origin X ,Y：设置填充线的坐标原点。 Border width：铜皮边界的线宽。心须大于或者等于Line width。Void controls页用于设置避让的方式如下图： Artwork format：设置希望采用的光绘格式，一般情况下选择“Gerber RS274X”格式。 Minimum aperture for gap width：指定两个避让之间或者避让与铜皮边界之间的最小间距。 Suppress shapes Less Than：在进行动态覆铜时，由于Cline、Pin等的阻隔，可能整个铜皮将被分离成多个部分。如果某个部分的面积小于本处指定的大小，则将被忽略，不予覆铜。 Create Pin Viods：对于围绕一排的焊盘，主要是DIP类型，生成避让时采用的方式。如果先择In-Line则将这些焊盘作为一个整体进行避让；如果选择Individually则以分离的方式产生避让， Distance between pins：只有在Create Pin Viods选择In-Line时才出现，设置将焊盘看作整体的最大焊盘间距。 Acute Angle Trim Control：指定铜皮边沿拐角的形状。 Snap Viods to Hatch Grid：将产生的避让捕获到栅格上，只针对网格状的Shape .Clearances页用于设